隨著速度成為影響產(chǎn)品性能的關(guān)鍵因素，人們通常知道設(shè)計具有許多高速接口。因此，不難發(fā)現(xiàn)經(jīng)常出現(xiàn)信號以及電源完整性問題，進(jìn)而導(dǎo)致設(shè)備故障。實際上，考慮到高速PCB設(shè)計的模擬特性，對于設(shè)計工程師來說變得越來越重要。

為了達(dá)到通常所說的SI的信號完整性，需要明確定義PCB路徑。這些明確定義的路徑又使信號可以在正確的時間從驅(qū)動器傳遞到接收器。另一方面，如果設(shè)計的SI較差，則不太可能在正確的時間傳遞信號。還已知不良的SI會導(dǎo)致輻射發(fā)射高于可接受的水平。設(shè)計中的問題還可能導(dǎo)致設(shè)備故障，使其根本無法運行。

有助于實現(xiàn)高速SI的設(shè)計元素：

高速頻率下的傳輸線行為-隨著時鐘速率和信號速度的提高，PCB走線的長度與通過它們的邊沿速率的長度順序相同。因此，延遲和損失需要仔細(xì)權(quán)衡。最常見的傳輸線阻抗為50Ω。為了獲得所需的PCB材料阻抗，需要確定其每一層的走線寬度。兩條常用的傳輸線包括帶狀線和微帶線。帶狀線的信號走線位于兩個參考平面之間，而在微帶的情況下，信號走線在外層布線。信號速度要求以及設(shè)計復(fù)雜性決定了是否需要使用帶狀線或微帶線?？偟膩碚f，微帶已知提供更快的信號路徑。

在考慮信號走線時，選擇具有不變基準(zhǔn)面的短走線也很重要。這樣做的好處是電流可以流向接收器并通過最小阻抗的路徑返回。常見的返回路徑問題包括：

l參考平面中的不連續(xù)性

l下方無參考平面的路由信號層的變化

繼而，以上導(dǎo)致信號反射和振鈴。信號反射可能是驅(qū)動器，傳輸線或接收器阻抗的函數(shù)。如果信號遇到PCB阻抗的變化（稱為阻抗不連續(xù)性），則信號可能會反射回其信號源，這會導(dǎo)致信號失真。在多次反射的情況下，會導(dǎo)致振鈴。另一方面，如果驅(qū)動器，傳輸線和接收器具有相同的阻抗，則不會發(fā)生反射和振鈴的問題。

出現(xiàn)的另一個問題是串?dāng)_。這是信號耦合的結(jié)果，如果多個信號的布線距離太近，則可能發(fā)生耦合。如果走線和返回路徑的走線寬度是其他信號的兩倍，則可以防止串?dāng)_。振鈴也會增加串?dāng)_。

需要牢記的其他一些因素包括：

l端接拓?fù)?/span>

l跡線長度

l訊號速度

l痕跡形狀等

因此，為了保持SI，需要牢記以下幾點：

l識別高速信號。

l確保最高速度的信號位于頂層和底層。

l信號走線應(yīng)與返回路徑保持一個電介質(zhì)。

l確保提供良好的地面參考

l線對間距保持大于2倍的線寬規(guī)則。

l確保與其他接口的線寬間距大于3倍。

l需要避免直角轉(zhuǎn)彎

l通孔數(shù)量需要最小化

l高速信號需要遠(yuǎn)離噪聲信號。

電源完整性

系統(tǒng)內(nèi)部提供的符合電源條件的供電網(wǎng)絡(luò)或PDN會導(dǎo)致電源完整性。與SI相比，電源完整性更難以可視化，因為有許多節(jié)點，每個節(jié)點都會影響整體阻抗。因此，與PI有關(guān)的問題很難解決。因此，在布局前后的PCB設(shè)計階段都必須對Pi進(jìn)行透徹研究。今天的PI研究涉及高頻載荷的研究。

PI分析的關(guān)鍵是將電源軌視為傳輸平面并分析其特征阻抗。另一個問題是，在不同的頻率下存在不同的阻抗，因此需要仔細(xì)研究組件以及放置位置。