對(duì)于低頻率板卡來(lái)講,PCB就是把設(shè)計(jì)圖紙中的元器件互聯(lián)起來(lái),但是隨著頻率越來(lái)越高,PCB在電子設(shè)備中已經(jīng)開(kāi)始扮演傳輸線的功能,比如手機(jī)無(wú)線通信、雷達(dá)通信、衛(wèi)星通信,頻率越高對(duì)PCB板的性能要求越高,它的性能可以決定整個(gè)設(shè)備的性能,因此PCB的性能測(cè)試在產(chǎn)品生產(chǎn)的各個(gè)環(huán)節(jié)尤為重要。
利用TDR(Time Domain Reflectometry)時(shí)域反射計(jì)測(cè)試PCB板、線纜和連接器的特征阻抗是IPC(美國(guó)電子電路與電子互連行業(yè)協(xié)會(huì))組織指定的特征阻抗量測(cè)方法,在電子測(cè)量領(lǐng)域得到了廣泛的應(yīng)用和普及。但是,TDR也是電子設(shè)備,通常情況下,和其它電子設(shè)備一樣,帶寬越高,對(duì)靜電放電(ESD)/電氣過(guò)載壓力(EOS)就越敏感,所以使用高帶寬TDR(如18GHz以上)的多數(shù)行業(yè)客戶可能都經(jīng)歷過(guò)TDR 的ESD/EOS損壞。特別是PCB制造行業(yè),因?yàn)門(mén)DR的使用頻率比較高,靜電損壞,不管是否包含EOS,這樣的損壞常常會(huì)給生產(chǎn)效率和成本控制帶來(lái)較大影響,所以甚至有的客戶開(kāi)始考慮用其它設(shè)備替代TDR。但考慮到TDR阻抗測(cè)試方法的時(shí)域特性以及其高的測(cè)試效率、測(cè)試精度和測(cè)試一致性等優(yōu)點(diǎn),它一直是IPC-TM-650規(guī)范和HDMI,USB-IF, VESA Displayport等工業(yè)組織指定的、權(quán)威的特征阻抗測(cè)試標(biāo)準(zhǔn)。
大多數(shù)有經(jīng)驗(yàn)工程師都了解,大部分ESD/EOS是瞬間產(chǎn)生的,且由于實(shí)驗(yàn)室環(huán)境溫度的變化、一起操作人員的使用經(jīng)驗(yàn)以及被測(cè)產(chǎn)品駐留靜電等偶發(fā)因素的影響,ESD/EOS是不可能被完全避免的,所有的電子量測(cè)設(shè)備比如:示波器、信號(hào)源和VNA都有明確具體的防ESD/EOS要求,電子量測(cè)設(shè)備性能越高端,對(duì)應(yīng)的防ESD/EOS要求就越高。同時(shí),ESD/EOS對(duì)電子測(cè)量設(shè)備的影響是可以不斷累積的,大量重復(fù)的ESD/EOS造成的靜電累積會(huì)逐漸損傷該測(cè)量設(shè)備,最終造成其量測(cè)功能惡化。
-
pcb
+關(guān)注
關(guān)注
4367文章
23484瀏覽量
409510 -
連接器
+關(guān)注
關(guān)注
99文章
15377瀏覽量
140413 -
TDR
+關(guān)注
關(guān)注
1文章
71瀏覽量
20369 -
雷達(dá)通信
+關(guān)注
關(guān)注
0文章
10瀏覽量
7328
發(fā)布評(píng)論請(qǐng)先 登錄
高速PCB設(shè)計(jì)中有關(guān)阻抗的一些知識(shí)
高速PCB設(shè)計(jì)中的阻抗匹配
避雷!高速信號(hào)和高速PCB理解誤區(qū)
PCB阻抗測(cè)試,是怎么測(cè)出來(lái)的
高速PCB中的阻抗匹配

高速PCB設(shè)計(jì)中高速信號(hào)與高速PCB設(shè)計(jì)須知

【硬見(jiàn)小百科】高速PCB設(shè)計(jì)中的阻抗匹配
PCB工程師在設(shè)計(jì)PCB時(shí)遇到的阻抗匹配
PCB信號(hào)完整性設(shè)計(jì)和測(cè)試應(yīng)用

評(píng)論