“親愛的，我把孩子們變小了。” 這是電影中的一句臺詞，但它也可以描述PCB設(shè)計中正在進行的小型化。

雖然PCB面積在很大程度上保持不變，但在過去十年中，每單位面積的連接數(shù)量增加了兩倍。

組件的平均數(shù)量在15年內(nèi)翻了兩番，而每個組件的平均連接數(shù)下降了4到5倍。每種設(shè)計的引腳數(shù)增加了兩倍，引腳對引腳的連接數(shù)也增加了一倍。

盡管各個組件和成品越來越小，但PCB（印刷電路板）布局的密度和復(fù)雜性卻有所增加。總體而言，PCB的日益小型化和復(fù)雜性給開發(fā)人員帶來了許多挑戰(zhàn)，他們負責確保所有組件都能配合在一起并平穩(wěn)運行。

在一項調(diào)查中，接受調(diào)查的電子公司中有53％表示，不斷增加的PCB復(fù)雜性是他們努力將最具競爭力的產(chǎn)品更快，更低成本地推向市場的主要挑戰(zhàn)。以下是一些最常見的PCB布局問題領(lǐng)域的概述：

l具有高引腳數(shù)的球柵陣列（BGA）的布線

l適用于不規(guī)則形狀的小型產(chǎn)品的柔性PCB設(shè)計

l在不增加層數(shù)的情況下增加PCB布局密度

l避免復(fù)雜的多層PCB設(shè)計中的電壓降

l確保有效的ECAD-MCAD集成并改善與制造商的溝通

l為密集，復(fù)雜的PCB配備足夠的測試點

如果使用與最新知識相對應(yīng)的一致的PCB布局軟件，則可以克服剛才提到的所有挑戰(zhàn)

球柵陣列的布線

BGA是用于PCB和集成電路（IC）的常見外殼設(shè)計，這些PCB和集成電路具有大量連接或封裝非常密集。PCB設(shè)計人員之所以依賴BGA，是因為它們一方面具有成本效益，另一方面又提供了滿足微型化和功能性要求所需的靈活性。問題在于，隨著連接網(wǎng)格越來越細，引腳數(shù)會增加。

“ BGA突破”，即引出和路由BGA的連接，變得越來越困難。然而，低效率的布線可能意味著需要更多的電路板層。較高的成本，潛在的信號完整性問題，分層以及通過寬高比問題是與此相關(guān)的一些潛在問題。

具有1500個以上連接的BGA代表了布線的特殊挑戰(zhàn)。路由通常分為兩個步驟。首先，設(shè)計人員必須在表面的BGA焊盤與PCB的內(nèi)層之間形成連接（扇出）。然后，必須將這些內(nèi)層連接到PCB上的其他組件。通常，僅來自大型BGA的路由就決定了路由所需的層數(shù)。

BGA突破工序是手工完成的，可以使PCB布局設(shè)計人員忙幾天。PCB布局軟件可以幫助自動執(zhí)行此過程，通?？梢詫⒉季€時間減少到幾分鐘。這樣，先進的PCB布局軟件可以降低布局成本，并縮短成品時間。

除了自動布線外，HDI技術(shù)（高密度互連）還可以幫助解決BGA布線問題。

電路板應(yīng)適應(yīng)最小的空間

早在電子學的早期，印刷電路板就一直具有美麗，可預(yù)測的矩形形狀。然而，與此同時，有可穿戴設(shè)備，電子產(chǎn)品已進入幾乎所有可能的行業(yè)。因此，PCB必須經(jīng)常為圓形或其他不規(guī)則形狀，并適應(yīng)最小的空間。但是，由于已知必須具有創(chuàng)造性，因此PCB布局設(shè)計者已經(jīng)開發(fā)了一種巧妙的布局和布線技術(shù)，其中最實用的是剛撓性PCB，即剛撓性電路板。

剛性-柔性-板是傳統(tǒng)的剛性電路板，其通過柔性電路板彼此連接，因此可以折疊成最小的空間或通過狹窄的開口插入。在設(shè)計剛撓PCB時，設(shè)計人員需要考慮可能會出現(xiàn)問題的幾個區(qū)域。例如，必須精心設(shè)計彎曲點，以使板正確對齊，而不會對連接點施加壓力。設(shè)計層結(jié)構(gòu)時還必須考慮這些彎曲點。

過去，PCB設(shè)計人員制作紙模型來模擬和測試剛?cè)嵩O(shè)計。另一方面，如今，一流的PCB布局軟件甚至可以對不規(guī)則形狀的三維柔性剛體組件進行三維建模，從而可以更快地設(shè)計并顯著提高精度。

在越來越少的空間中越來越復(fù)雜

如前所述，自動布線可以幫助優(yōu)化PCB布局并最大程度地減少所需的層數(shù)。在不增加層數(shù)的情況下增加電路板密度的另一種可能性是已經(jīng)提到的HDI布局技術(shù)，該技術(shù)使用非常精細的導體路徑，盲孔，掩埋過孔和微孔。如果計劃合理，HDI可以降低成本，提高性能。

HDI具有幾種用于路由拓撲和PCB布局的靈活選項。但是，盡管它解決了一些布線和密度問題，但它也帶來了一些自身的問題，下面列出了其中的一些問題：

l電路板上的工作區(qū)有限

l組件更小，間距更小

l板子兩側(cè)都有更多組件

l較長的路線增加了信號傳輸時間

l需要更多的走線路徑才能完成PCB

PCB設(shè)計人員可以使用PCB布局軟件來幫助解決這些問題并潛在地減少所需的層數(shù)

避免電壓降

早期的印刷電路板具有非常簡單的配電網(wǎng)（PDN），該配電網(wǎng)由大接地層和內(nèi)層的電源層組成。這種設(shè)計的優(yōu)點是接地阻抗非常低，而且這種龐大的銅結(jié)構(gòu)可以滿足每個IC的功率要求。但是現(xiàn)代PCB不再那么簡單。它們通常使用多個電壓工作，通常用于一個和同一IC，因此需要多個接地和電源表面。這可能會引起各種問題，例如由于電源面積變窄（導致電流密度增加）或電磁干擾而引起的熱量和分層問題。

最重要的是，由于電源區(qū)域的細分，減少了銅的含量，這不可避免地降低了載流能力。如果電流在切換時達到峰值，則開發(fā)不足的設(shè)計可能無法提供足夠的電流，這可能導致IC兩端的電壓下降。但是，電壓不足會導致故障，在某些情況下，其后果可能是災(zāi)難性的（例如，在用于變速器，電機或制動功能的控件中）。另外，這種電壓下降的事實使情況變得復(fù)雜。通常只間歇性地發(fā)生，并且只能在某些開關(guān)狀態(tài)下觀察到。這使得很難使用手動方法來記錄和診斷這些影響。

幸運的是，好的PCB布局軟件可以執(zhí)行PDN分析，有時也稱為IR分析或電源完整性DC模擬（PI-DC）。這可以驗證電路板上區(qū)域，導體走線和過孔的尺寸和屬性是否足以滿足電路板上組件的功耗要求。通過確定設(shè)計中可能出現(xiàn)問題的電壓降的區(qū)域，此類分析使設(shè)計人員能夠創(chuàng)建可靠而有效的PCB設(shè)計。

改善溝通與協(xié)作

電子和機械設(shè)計人員經(jīng)常在各自的領(lǐng)域中孤立工作。缺乏溝通和協(xié)作可能意味著設(shè)計不能按時完成，因為每個變更請求都會增加產(chǎn)品開發(fā)的時間和成本，并降低公司的競爭優(yōu)勢。即使設(shè)計已經(jīng)完成，將設(shè)計傳達給制造商也可能導致挫敗感和不準確性，再次使開發(fā)變得更加昂貴和耗時。

因此，在你將PCB設(shè)計文檔發(fā)給制造商之前，使用華秋DFM軟件進行檢測是一項非常重要的步驟，通過一鍵檢測直接分析你的設(shè)計中所存在的隱患。你可以根據(jù)軟件給出的建議對你的PCB設(shè)計進行修改，從而避免PCB制造中可能出現(xiàn)的失敗風險并提升你的PCB性能。并且通過華秋DFM進行估價，減少與制造商的溝通成本。