學(xué)習(xí) FPGA，在不同層次的人明顯有不同的答案。先說一句，說不要開發(fā)版的都是菜鳥級選手。

FPGA 層次可劃分為，雞蛋級別，菜鳥級別，老鳥級別，高手級別四類。雞蛋級別屬于還未入門的，這里就先不說了。下面的內(nèi)容主要介紹如何成為一個菜鳥。

1）熟悉語法，其實你不需要什么都會，但是要記住幾個經(jīng)典的時序，邏輯電路的描述方式。

2）熟悉三個經(jīng)典電路描述并仿真。仿真其實不是很重要，我開始學(xué)習(xí)壓根沒學(xué)那個玩意兒，因為要是只做接口那玩意兒沒啥用。直接用 ChipSchop 抓抓數(shù)據(jù)更快。仿真是給做算法，工程相對較大的人用的。三個經(jīng)典電路分別是，分頻器，計數(shù)器（可做一個時鐘），序列檢測器。

這樣你就基本熟悉了開發(fā)環(huán)境了。

3）上板卡跑一個燈，熟悉一個板卡上時鐘資源使用，硬件的使用原理。

4）知道了 FPGA 學(xué)習(xí)主要不在于編程！壓根沒有編程這回事??！Verilog 是硬件描述語言！描述！！寫代碼時腦子里必須有電路圖！！知道 FPGA 主要學(xué)的是硬件和算法！！軟件最多能占 10％就不錯了！！

只要你能完成這上面的東西，恭喜你進(jìn)入菜鳥行列，可以在別人設(shè)計好 FPGA 方案的條件下完成一些模塊的設(shè)計了。其實華為招聘員工，很多人 FPGA 水平一開始都差不多這么菜。

先寫一下老鳥需要會什么，以后再答怎么做到。

1）FPGA 邏輯資源，特別是時鐘資源要非常熟悉。

2）做算法的必須熟悉 sysgen 的使用。說的容易了，sysgen 畫畫圖也沒那么容易哦，你要熟悉使用各種濾波器，理論知識要求起點就不小。

3）充分理解 FPGA 從上而下的設(shè)計原則，能夠編寫中等程度的 FPGA 詳細(xì)設(shè)計方案。

4）熟悉時序優(yōu)化，時序收斂，區(qū)域約束等知識。并且能運用到編程之中，解決菜鳥們解決不了的“不科學(xué)”的問題。說白了就是會使用 planhead，以及 ISE 中那些你還沒接觸過的功能。一般菜鳥們 ISE 都只會編程，默認(rèn)的編譯一下，然后下載，ChipSchop 抓抓數(shù)看看。

5）能夠熟悉 FPGA 常用的接口，不求都會編程，但是要知道他們功能是什么。比如 ADC，DAC，串口，EMIF 等等。并且熟悉 DSP 等 FPGA 周邊常用芯片工作原理。

6）熟悉硬件設(shè)計，至少要知道 Bank 上 IO 規(guī)劃怎么好，全局時鐘，區(qū)域時鐘大致怎么規(guī)劃等等。

7）信號源，示波器，頻譜儀都要熟悉使用吧！

等這些都熟悉了，差不多是老鳥了。
責(zé)任編輯:pj