99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

世界最大的AI芯片升級,芯片核心數(shù)和晶體管翻倍,將采用7nm工藝

如意 ? 來源:OFweek電子工程網(wǎng) ? 作者:OFweek電子工程網(wǎng) ? 2020-08-19 14:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

美國AI初創(chuàng)企業(yè)CerebrasSystems旗下的明星產(chǎn)品WES(Wafer Scale Engine)芯片即將進(jìn)入新一代,在日前舉辦的Hotchips 32會議上,CerebrasSystems公布了WES 2代芯片的相關(guān)信息。

據(jù)悉,WES 2代芯片核心數(shù)翻倍到了85萬個(gè),晶體管數(shù)量翻倍到2.6萬億個(gè),最關(guān)鍵的是,將從16nm工藝進(jìn)入7nm工藝。

造出世界最大芯片,Cerebras Systems是家什么樣的公司?

作為一家在2016年才創(chuàng)立的公司,CerebrasSystems的資歷并不算長,但是卻經(jīng)歷了三輪融資,分別是2016年5月份的2700萬美元的A輪融資,2017年1月2500萬美元的B輪融資,隨后不到一年時(shí)間里,CerebrasSystems再次融資6000萬美元,彼時(shí)估值達(dá)到8.6億美元。

恰好人工智能產(chǎn)業(yè)也是在那個(gè)時(shí)候開始盛行,CerebrasSystems也因此被許多人看好。而這家公司造AI芯片就是奉行一個(gè)路子:“簡單,粗暴”。

在去年CerebrasSystems推出巨型芯片WES的時(shí)候,就引起了業(yè)界轟動。在關(guān)于WSE介紹的白皮書中,有這么一句話——“通過加速人工智能計(jì)算,WSE清除了阻礙人工智能進(jìn)步的最大路障——時(shí)間。將訓(xùn)練時(shí)間從幾個(gè)月縮減為幾分鐘,從幾周減少到基瞄。讓深度學(xué)習(xí)實(shí)踐者更快的驗(yàn)證自己的假設(shè),從而不用去擔(dān)心一些體系機(jī)構(gòu)導(dǎo)致無法測試或者太大風(fēng)險(xiǎn)。WSE降低了好奇心的成本,加速了人工智能新思想和新技術(shù)的到來?!?/p>

在WES這顆采用臺積電16nm工藝,面積46000平方毫米,擁有1.2 萬億個(gè)晶體管40萬個(gè)核心,片上18G內(nèi)存的芯片上,性能之強(qiáng)大讓當(dāng)時(shí)的芯片“大塊頭”甘拜下風(fēng)。

比如英偉達(dá)的GV100芯片也不過用上了211億晶體管,核心面積815mm2,所以WSE芯片晶體管數(shù)量是最強(qiáng)GPU芯片的60倍,面積則是它的56倍多。WSE與當(dāng)時(shí)的CPU芯片相比同樣震撼,AMD的64核EPYC二代處理器才320億晶體管,封裝總面積也不過4410平方毫米,光是核心面積WSE就是EPYC二代處理器的10倍有余。

從性能上來看,WES芯片帶寬超過100Pb/s,一般的計(jì)算芯片以Tb/s級別的單位都難以跟起比較??傊琖ES芯片的出現(xiàn)堪稱芯片工藝史上的一大“奇跡”。不出預(yù)料的話,WES 2代芯片性能跟價(jià)格都會大幅提升。

雖然CerebrasSystems造出芯片的芯片性能確實(shí)強(qiáng)大,但是投入的成本也十分高昂,不是哪個(gè)公司都有這個(gè)實(shí)力“燒錢”玩的。據(jù)悉一塊WES芯片的價(jià)格約在200萬美元(約合人民幣1384萬元)左右,在當(dāng)時(shí)也只有美國國家科學(xué)基金會(NSF)為了打造超算CS-1而購買了WES芯片。

性能為先,芯片是不是越大就越好?

目前,象CerebrasSystems一樣專門走巨型芯片路線的企業(yè)少之又少,這可能除了是他們的企業(yè)特色以外,也涉及大整個(gè)芯片產(chǎn)業(yè)對于芯片大小的共同認(rèn)知。

之前就有人提出過這么一個(gè)問題,現(xiàn)在廠家都專注與縮小晶體管尺寸,目的就是為了在芯片內(nèi)部打造更大規(guī)模的集成電路,那為什么不通過增大芯片的面積來提高性能?

首先從構(gòu)造上來說,如果是將芯片面積越大來保證刻畫更多的電路,實(shí)際上不會減少電路布線的復(fù)雜程度,反而還更難。大芯片也也意味著片內(nèi)器件之間的傳輸要走更長的互連線進(jìn)行傳輸,造成信號傳輸延遲,可能有人會覺得都是在一塊芯片上,能延遲多少?可是當(dāng)你將不同芯片內(nèi)部放大一百、一千倍來看就會發(fā)現(xiàn)延遲快慢的差距了。而更長、更多、更復(fù)雜的互連線也意味著在芯片設(shè)計(jì)的過程中,工程師要更周全地考慮阻抗匹配、信號中斷等問題。

二是功耗成本問題,現(xiàn)在的芯片廠商為什么想把芯片做???就是為了降低功耗,芯片的功耗直接和金屬的寄生電容成正比,更寬的線寬會導(dǎo)致更大的功耗。同樣,晶體管體積縮小也是為了降低功耗,可是同時(shí)卻增加了翻倍的數(shù)量,還怎么談降耗?同時(shí)還需要提供更大的供電輸入,更強(qiáng)的散熱處理,都會讓成本增加。

最后一個(gè)也是最重要的一個(gè)問題,良品率。很多公司都會提到良品率問題,一般來說芯片良品率隨核心面積指數(shù)降低,成本指數(shù)上升。芯片的設(shè)計(jì)和生產(chǎn)過程極度復(fù)雜,尤其是芯片面積越大,在晶圓片上刻畫的電路也越多越復(fù)雜,越容易失敗。當(dāng)然有些失敗不會影響整個(gè)芯片的大體性能,只是說會讓其產(chǎn)生“瑕疵”,而這種有瑕疵的芯片也刻意正常使用,但就是廠商可能會把有瑕疵的模塊直接關(guān)閉,芯片也就缺失某些功能。

總的來說,巨型芯片的買家少之又少,更多的人還是以考慮芯片功能、成本、性價(jià)比為首選。為了提高專用性能而付出昂貴的價(jià)格和更多的功耗,確實(shí)不劃算。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52494

    瀏覽量

    440674
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    10019

    瀏覽量

    141626
  • AI
    AI
    +關(guān)注

    關(guān)注

    88

    文章

    35109

    瀏覽量

    279600
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    下一代高速芯片晶體管解制造問題解決了!

    在半導(dǎo)體工藝演進(jìn)到2nm,1nm甚至0.7nm等節(jié)點(diǎn)以后,晶體管結(jié)構(gòu)該如何演進(jìn)?2017年,imec推出了叉片
    發(fā)表于 06-20 10:40

    薄膜晶體管技術(shù)架構(gòu)與主流工藝路線

    導(dǎo)語薄膜晶體管(TFT)作為平板顯示技術(shù)的核心驅(qū)動元件,通過材料創(chuàng)新與工藝優(yōu)化,實(shí)現(xiàn)了從傳統(tǒng)非晶硅向氧化物半導(dǎo)體、柔性電子的技術(shù)跨越。本文聚焦于薄膜
    的頭像 發(fā)表于 05-27 09:51 ?730次閱讀
    薄膜<b class='flag-5'>晶體管</b>技術(shù)架構(gòu)與主流<b class='flag-5'>工藝</b>路線

    精密幾何測量技術(shù)在電子芯片制造中的重要性

    的柵極長度、寬度、氧化層厚度等幾何參數(shù)。例如,在7nm制程中,柵極氧化層厚度每減少0.1nm,漏電流可能呈指數(shù)級增加。精確測量這些參數(shù)可確保晶體管性能穩(wěn)定,如實(shí)現(xiàn)低
    的頭像 發(fā)表于 02-28 14:23 ?442次閱讀
    精密幾何測量技術(shù)在電子<b class='flag-5'>芯片</b>制造中的重要性

    HFA3135超高頻匹配對晶體管應(yīng)用筆記

    HFA3134和HFA3135是采用Intersi1公司的互補(bǔ)雙極UHF-1X工藝制造的超高頻晶體管對,NFN晶體管的fT為8.5CHz,而FPNP
    的頭像 發(fā)表于 02-26 09:29 ?423次閱讀
    HFA3135超高頻匹配對<b class='flag-5'>晶體管</b>應(yīng)用筆記

    HFA3134超高頻晶體管應(yīng)用筆記

    HFA3134 和 HFA3135 是超高頻晶體管,采用 Intersil Corporation 的互補(bǔ)雙極 UHF-1X 工藝制造。NPN 晶體管的 fT 為 8。5GHz,而 P
    的頭像 發(fā)表于 02-25 17:26 ?502次閱讀
    HFA3134超高頻<b class='flag-5'>晶體管</b>應(yīng)用筆記

    芯片制造的7個(gè)前道工藝

    本文簡單介紹了芯片制造的7個(gè)前道工藝。 ? 在探索現(xiàn)代科技的微觀奇跡中,芯片制造無疑扮演著核心角色,它不僅是信息技術(shù)飛速發(fā)展的基石,也是連接
    的頭像 發(fā)表于 01-08 11:48 ?1869次閱讀
    <b class='flag-5'>芯片</b>制造的<b class='flag-5'>7</b>個(gè)前道<b class='flag-5'>工藝</b>

    7納米工藝面臨的各種挑戰(zhàn)與解決方案

    來說,納米通常指的是晶體管的最小尺寸,或者是構(gòu)成芯片中各個(gè)功能單元的最小結(jié)構(gòu)尺寸。因此,7納米工藝指的是在芯片上制造出其最小結(jié)構(gòu)為
    的頭像 發(fā)表于 12-17 11:32 ?1438次閱讀

    IBM與Rapidus在多閾值電壓GAA晶體管技術(shù)的新突破

    Rapidus 的 2nm 制程生產(chǎn)流程之中。 IBM 宣稱,當(dāng)制程推進(jìn)到 2nm 階段時(shí),晶體管的結(jié)構(gòu)會從長久以來所采用的 FinFET(鰭式場效應(yīng)
    的頭像 發(fā)表于 12-12 15:01 ?661次閱讀

    MOSFET晶體管工藝制造流程

    本文通過圖文并茂的方式生動展示了MOSFET晶體管工藝制造流程,并闡述了芯片的制造原理。 ? MOSFET的工藝流程 芯片制造
    的頭像 發(fā)表于 11-24 09:13 ?4282次閱讀
    MOSFET<b class='flag-5'>晶體管</b>的<b class='flag-5'>工藝</b>制造流程

    今日看點(diǎn)丨 傳蘋果2025年采用自研Wi-Fi芯片 臺積電7nm制造;富士膠片開始銷售用于半導(dǎo)體EUV光刻的材料

    半年的新產(chǎn)品(例如iPhone 17)計(jì)劃采用自家的Wi-Fi芯片采用臺積電N77nm工藝
    發(fā)表于 11-01 10:57 ?1283次閱讀

    所謂的7nm芯片上沒有一個(gè)圖形是7nm

    最近網(wǎng)上因?yàn)楣饪虣C(jī)的事情,網(wǎng)上又是一陣熱鬧。好多人又開始討論起28nm/7nm的事情了有意無意之間,我也看了不少網(wǎng)上關(guān)于國產(chǎn)自主7nm工藝的文章。不過這些文章里更多是抒情和遐想,卻很少
    的頭像 發(fā)表于 10-08 17:12 ?822次閱讀
    所謂的<b class='flag-5'>7nm</b><b class='flag-5'>芯片</b>上沒有一個(gè)圖形是<b class='flag-5'>7nm</b>的

    晶體管的基本工作模式

    晶體管作為電子電路中的核心元件,其基本工作模式對于理解其工作原理和應(yīng)用至關(guān)重要。晶體管的工作模式主要可以分為兩大類:放大模式和開關(guān)模式。這兩種模式基于晶體管內(nèi)部PN結(jié)的特性,通過控制輸
    的頭像 發(fā)表于 09-13 16:40 ?1901次閱讀

    NMOS晶體管和PMOS晶體管的區(qū)別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)類型,它們在多個(gè)方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性能特點(diǎn)、應(yīng)用場景等方面詳細(xì)闡述NMOS晶體管
    的頭像 發(fā)表于 09-13 14:10 ?7779次閱讀

    芯片晶體管的深度和寬度有關(guān)系嗎

    一、引言 有關(guān)系。隨著集成電路技術(shù)的飛速發(fā)展,芯片晶體管作為電子設(shè)備的核心元件,其性能的優(yōu)化和制造技術(shù)的提升成為了行業(yè)關(guān)注的焦點(diǎn)。在晶體管的眾多設(shè)計(jì)參數(shù)中,深度和寬度是兩個(gè)至關(guān)重要的因素。它們不僅
    的頭像 發(fā)表于 07-18 17:23 ?1372次閱讀

    芯片中的晶體管是怎么工作的

    晶體管是現(xiàn)代電子設(shè)備中不可或缺的組件,它們是構(gòu)建集成電路(IC)和微處理器的基礎(chǔ)。晶體管的工作原理涉及到半導(dǎo)體材料的電子特性,以及如何通過控制電流來實(shí)現(xiàn)開關(guān)功能。 歷史背景 晶體管的發(fā)明可以追溯到
    的頭像 發(fā)表于 07-18 14:58 ?2203次閱讀