晶振是石英晶體諧振器（quartzcrystal oscillator）的簡稱，也稱有源晶振，它能夠產(chǎn)生中央處理器（CPU）執(zhí)行指令所必須的時鐘頻率信號，CPU一切指令的執(zhí)行都是建立在這個基礎(chǔ)上的，時鐘信號頻率越高，通常CPU的運行速度也就越快。

只要是包含CPU的電子產(chǎn)品，都至少包含一個時鐘源，就算外面看不到實際的振蕩電路，也是在芯片內(nèi)部被集成，它被稱為電路系統(tǒng)的心臟。

如下圖所示的有源晶振，在外部施加適當(dāng)?shù)碾妷汉?，就可以輸出預(yù)先設(shè)置好的周期性時鐘信號，

這個周期性輸出信號的標(biāo)稱頻率（Normal Frequency），就是晶體元件規(guī)格書中所指定的頻率，也是工程師在電路設(shè)計和元件選購時首要關(guān)注的參數(shù)。晶振常用標(biāo)稱頻率在1～200MHz之間，比如32768Hz、8MHz、12MHz、24MHz、125MHz等，更高的輸出頻率也常用PLL（鎖相環(huán)）將低頻進行倍頻至1GHz以上。

輸出信號的頻率不可避免會有一定的偏差，我們用頻率誤差（FrequencyTolerance）或頻率穩(wěn)定度（Frequency Stability），用單位ppm來表示，即百萬分之一（partsper million）（1/106），是相對標(biāo)稱頻率的變化量，此值越小表示精度越高。

比如，12MHz晶振偏差為±20ppm，表示它的頻率偏差為12×20Hz=±240Hz，即頻率范圍是（11999760～12000240Hz）

另外，還有一個溫度頻差（Frequency Stability vs Temp）表示在特定溫度范圍內(nèi)，工作頻率相對于基準(zhǔn)溫度時工作頻率的允許偏離，它的單位也是ppm。

我們經(jīng)常還看到其它的一些參數(shù)，比如負載電容、諧振電阻、靜電容等參數(shù)，是神馬情況？這些與晶體的物理特性有關(guān)。我們先了解一下晶體，如下圖所示

石英晶體有一種特性，如果在晶片某軸向上施加壓力時，相應(yīng)施力的方向會產(chǎn)生一定的電位

相反的，在晶體的某些軸向施加電場時，會使晶體產(chǎn)生機械變形；

如果在石英晶片上加上交變電壓，晶體就會產(chǎn)生機械振動，機械形變振動又會產(chǎn)生交變電場，盡管這種交變電場的電壓極其微弱，但其振動頻率是十分穩(wěn)定的。當(dāng)外加交變電壓的頻率與晶片的固有頻率（與切割后的晶片尺寸有關(guān)，晶體愈薄，切割難度越大，諧振頻率越高）相等時，機械振動的幅度將急劇增加，這種現(xiàn)象稱為“壓電諧振”。

將石英晶片按一定的形狀進行切割后，再用兩個電極板夾住就形成了無源晶振，其符號圖如下所示：

下圖是一個在諧振頻率附近有與晶體諧振器具有相同阻抗特性的簡化電路。

其中：C1為動態(tài)等效串聯(lián)電容；

L1為動態(tài)等效串聯(lián)電感；

R1為動態(tài)等效串聯(lián)電阻，它是晶體內(nèi)部摩擦性當(dāng)量

C0為靜態(tài)電容，相當(dāng)于兩個電極板之間的電容量；

這個等效電路有如下圖所示的頻響特性曲線：

當(dāng)R1、L1、C1串聯(lián)支路發(fā)生諧振的頻率即串聯(lián)諧振頻率（Fr），此時容抗與感抗相互抵消，因此，支路相當(dāng)于只有等效串聯(lián)電阻R1。

這個頻率是晶體的自然諧振頻率，它在高穩(wěn)晶振的設(shè)計中，是作為使晶振穩(wěn)定工作于標(biāo)稱頻率、確定頻率調(diào)整范圍、設(shè)置頻率微調(diào)裝置等要求時的設(shè)計參數(shù)（但不是標(biāo)稱頻率），其表達式如下所示：

等效串聯(lián)電阻R1決定晶體元件的品質(zhì)因數(shù)，品質(zhì)因數(shù)又稱機械Q值，它是反映諧振器性能好壞的重要參數(shù)，它與L1和C1有如下關(guān)系：

R1越大，Q值越低，會導(dǎo)致頻率不穩(wěn)定，反之，Q值越高，頻率越穩(wěn)定，晶體的特點在于它具有很高的品質(zhì)因素。

等效電路還有一個反諧振頻率fL（并聯(lián)諧振頻率），此時串聯(lián)支路呈現(xiàn)為感抗，相當(dāng)于一個電感，如下圖所示：

此時的頻率如下圖所示：

通常廠家的晶振元件數(shù)據(jù)手冊給出的標(biāo)稱頻率不是Fr或FL，實際的晶體元件應(yīng)用于振蕩電路中時，它一般還會與負載電容相聯(lián)接，共同作用使晶體工作于Fr和FL之間的某個頻率，這個頻率由振蕩電路的相位和有效電抗確定，通過改變電路的電抗條件，就可以在有限的范圍內(nèi)調(diào)節(jié)晶體頻率。

當(dāng)負載電容與晶體串聯(lián)時，如下圖所示：

串接的小電容CL可以使石英晶體的諧振頻率在一個小范圍內(nèi)調(diào)整，此時新的負載諧振頻率如下式所示：

其中，C1遠遠小于C0+CL

當(dāng)負載電容與晶體并聯(lián)時，如下圖所示：

同樣，并聯(lián)的負載CL也可以小范圍調(diào)整諧振頻率，相應(yīng)的負載諧振頻率如下式：

從實際效果上看，對于給定的負載電容值，F(xiàn)’r與F’L兩個頻率是相同的，這個頻率是晶體的絕大多數(shù)應(yīng)用時所表現(xiàn)的實際頻率，也是制造廠商為滿足用戶對產(chǎn)品符合標(biāo)稱頻率要求的測試指標(biāo)參數(shù)，也就是本文最開頭介紹的晶振標(biāo)稱頻率，

當(dāng)晶體元件與外部電容相連接時（并聯(lián)或串聯(lián)），在負載諧振頻率時的電阻即為負載諧振電阻RL，它總是大于晶體元件本身的諧振電阻。

晶體本身是不能產(chǎn)生振蕩信號的，必須借助于相應(yīng)的外部振蕩器電路才能實現(xiàn)，下圖是一個串聯(lián)型振蕩器電路，其中，晶體管Q1、Q2構(gòu)成的兩級放大器，石英晶體X1與電容CL構(gòu)成LC電路。在這個電路中，石英晶體相當(dāng)于一個電感，CL為可變電容器，調(diào)節(jié)其容量即可使電路進入諧振狀態(tài)，輸出波形為方波。

并聯(lián)型振蕩器電路如下圖所示，這種形式讀者可能見得更多些，一般單片機都會有這樣的電路。晶振的兩個引腳與芯片（如單片機）內(nèi)部的反相器相連接，再結(jié)合外部的匹配電容CL1、CL2、R1、R2，組成一個皮爾斯振蕩器（Pierce oscillator）

上圖中，U1為增益很大的反相放大器，CL1、CL2為匹配電容，是電容三點式電路的分壓電容，接地點就是分壓點。以接地點即分壓點為參考點，輸入和輸出是反相的，但從并聯(lián)諧振回路即石英晶體兩端來看，形成一個正反饋以保證電路持續(xù)振蕩，它們會稍微影響振蕩頻率，主要用與微調(diào)頻率和波形，并影響幅度。X1是晶體，相當(dāng)于三點式里面的電感

R1是反饋電阻（一般≥1MΩ），它使反相器在振蕩初始時處于線性工作區(qū)，R2與匹配電容組成網(wǎng)絡(luò)，提供180度相移，同時起到限制振蕩幅度，防止反向器輸出對晶振過驅(qū)動將其損壞。

這里涉及到晶振的一個非常重要的參數(shù)，即負載電容CL（Load capacitance），它是電路中跨接晶體兩端的總的有效電容（不是晶振外接的匹配電容），主要影響負載諧振頻率和等效負載諧振電阻，與晶體一起決定振蕩器電路的工作頻率，通過調(diào)整負載電容，就可以將振蕩器的工作頻率微調(diào)到標(biāo)稱值。

負載電容的公式如下所示：

其中，CS為晶體兩個管腳間的寄生電容（Shunt Capacitance）

CD表示晶體振蕩電路輸出管腳到地的總電容，包括PCB走線電容CPCB、芯片管腳寄生電容CO、外加匹配電容CL2，即CD=CPCB+CO+CL2

CG表示晶體振蕩電路輸入管腳到地的總電容，包括PCB走線電容CPCB、芯片管腳寄生電容CI、外加匹配電容CL1，即CG=CPCB+CI+CL1

一般CS為1pF左右，CI與CO一般為幾個皮法，具體可參考芯片或晶振的數(shù)據(jù)手冊

（這里假設(shè)CS=0.8pF，CI=CO=5pF，CPCB=4pF）。

比如規(guī)格書上的負載電容值為18pF，則有

則CD=CG=34.4pF，計算出來的匹配電容值CL1=CL2=25pF

這么復(fù)雜，我看不懂，我想用更簡單更穩(wěn)定更精確的器件，有木有？有！

有源晶振將所有與無源晶振及相關(guān)的振蕩電路封裝在一個“盒子”里，不必手動精確匹配外圍電路，不同的輸出頻率應(yīng)用時，只需要采購一個相應(yīng)頻率的“盒子”即可，不再使用繁雜的公式計算來計算去，可以節(jié)省很多腦細胞做其它更多意義的工作。

封裝后的“盒子”示意圖如下所示：