99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思宣布推出專為聯(lián)網(wǎng)和存儲加速而優(yōu)化的 UltraScale+ FPGA 產(chǎn)品系列最新成員

YCqV_FPGA_EETre ? 來源:FPGA開發(fā)圈 ? 2020-06-03 16:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在數(shù)據(jù)指數(shù)級增長對智能化、靈活應(yīng)變的網(wǎng)絡(luò)和數(shù)據(jù)中心解決方案提出極高要求的今天,全新 Virtex UltraScale+ VU23P FPGA 為行業(yè)提供了所需的最大吞吐量、強(qiáng)大的數(shù)據(jù)處理能力以及靈活性優(yōu)勢,使其可以適應(yīng)不斷演進(jìn)發(fā)展的連接標(biāo)準(zhǔn),并滿足當(dāng)前與未來需求。

賽靈思公司(Xilinx, Inc.,(NASDAQ: XLNX))今日宣布推出專為聯(lián)網(wǎng)和存儲加速而優(yōu)化的 UltraScale+ FPGA 產(chǎn)品系列最新成員Virtex UltraScale+ VU23P FPGA,通過獨特方式綜合多種資源,實現(xiàn)了更高效率數(shù)據(jù)包處理和可擴(kuò)展的數(shù)據(jù)帶寬,致力于為聯(lián)網(wǎng)和存儲應(yīng)用突破性的性能。在數(shù)據(jù)指數(shù)級增長對智能化、靈活應(yīng)變的網(wǎng)絡(luò)和數(shù)據(jù)中心解決方案提出極高要求的今天,全新 Virtex UltraScale+ VU23P FPGA 為行業(yè)提供了所需的最大吞吐量、強(qiáng)大的數(shù)據(jù)處理能力以及靈活性優(yōu)勢,使其可以適應(yīng)不斷演進(jìn)發(fā)展的連接標(biāo)準(zhǔn),并滿足當(dāng)前與未來需求。

圖:Xilinx 推出專為網(wǎng)絡(luò)和存儲加速優(yōu)化的全新 Virtex UltraScale+ FPGA

VU23P 具備一系列卓越特性,它在 Virtex UltraScale 產(chǎn)品組合中實現(xiàn)了最高的查找表和嵌入式存儲器(塊 RAM)與 DSP 片之比,能夠在尺寸和功耗不變的情況下進(jìn)行高吞吐量處理。它采用 35mmx35mm 小型封裝,尺寸小巧卻能提供超強(qiáng)算力,使之成為SmartNIC 等高密度服務(wù)器環(huán)境的理想選擇。該器件的 58G PAM4 收發(fā)器可支持高達(dá) 200G 的 SmartNIC 和網(wǎng)絡(luò)系統(tǒng),采用最先進(jìn)的 PCIe Gen 4 連接功能實現(xiàn)最大 I/O 帶寬。借助 VU23P FPGA 加速,多種應(yīng)用可以從中取得以下顯著優(yōu)勢:

SmartNIC:通過將處理卸載到基于 FPGA 的 SmartNIC,用戶能夠大幅提升服務(wù)器性能、降低系統(tǒng)級總擁有成本( TCO ),同時實現(xiàn)快速的功能創(chuàng)新。采用 Virtex UltraScale+ VU23P FPGA 的 SmartNIC 能夠根據(jù)工作負(fù)載情況實現(xiàn)高達(dá) 2x100G 的應(yīng)用。小型封裝選項則有助于靈活構(gòu)建適用于高密度服務(wù)器集群的多樣化解決方案。

NMVe-oF:NVMe over Fabrics,也稱為 NVMe-oF 或光纖通道非易失性存儲器標(biāo)準(zhǔn),是一種在設(shè)計上使用NVMe 議通過網(wǎng)絡(luò)架構(gòu)將主機(jī)連接到存儲的協(xié)議規(guī)范。Virtex UltraScale+ VU23P 能夠針對多種類型的存儲工作負(fù)載實現(xiàn)強(qiáng)化加速,包括數(shù)據(jù)壓縮、數(shù)據(jù)解壓縮、數(shù)據(jù)重復(fù)刪除、排序器功能,同時提高總體存儲利用率,最大限度減輕 CPU 負(fù)擔(dān)。憑借小型封裝和兼容 PCIe Gen 4 能力,這款新型 Virtex UltraScale+ FPGA 可提供無與倫比的單位面積性能,既實現(xiàn)了靈活部署,也降低了存儲系統(tǒng)的總擁有成本。

融合接入前傳:在有線通信中,使用融合接入前傳網(wǎng)關(guān)便于通過單個接口承載所有業(yè)務(wù)且不會劣化性能。新款 VU23P FPGA 賦予不同器件不同“個性”,可以針對網(wǎng)絡(luò)基礎(chǔ)設(shè)施中的每個部署進(jìn)行選擇,它支持多種類型的標(biāo)準(zhǔn),包括以太網(wǎng)前傳、OTN前傳和PON前傳。此外,集成型 PCIe Gen 4 IP 也為虛擬化現(xiàn)有無線電的基帶處理提供了途徑。

作為一款突破性器件,VU23P FPGA 將助力新一代聯(lián)網(wǎng)和存儲系統(tǒng)設(shè)計人員在競爭中迅速占領(lǐng)先機(jī)。如需了解更多信息,請訪問:china.xilinx.com/vu23p

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22046

    瀏覽量

    618293
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1797

    瀏覽量

    132343

原文標(biāo)題:賽靈思又一新款 16nm FPGA 面世, 專為速度而生!

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    AMD Spartan UltraScale+ FPGA 開始量產(chǎn)出貨

    高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用 AMD 很高興宣布,Spartan UltraScale+ 成本優(yōu)化系列的首批器件現(xiàn)已投入量產(chǎn)! 三款最小型的器件——S
    的頭像 發(fā)表于 06-18 10:32 ?1155次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b> 開始量產(chǎn)出貨

    Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

    Ultrascale開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu),相比7系列的28nm工藝
    的頭像 發(fā)表于 04-24 11:29 ?997次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b><b class='flag-5'>系列</b><b class='flag-5'>FPGA</b>的時鐘資源與架構(gòu)解析

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測了電流和電壓都正常,頻率也都正常,頻率不是F
    發(fā)表于 12-30 16:28

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費(fèi)下載
    發(fā)表于 12-30 14:37 ?2次下載

    ALINX 發(fā)布 AXVU13P:AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開發(fā)平臺

    ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺?AXVU13P! 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能
    的頭像 發(fā)表于 12-20 16:46 ?824次閱讀
    ALINX 發(fā)布 AXVU13P:AMD Virtex <b class='flag-5'>UltraScale+</b> 高端 <b class='flag-5'>FPGA</b> PCle 3.0 綜合開發(fā)平臺

    FPGA產(chǎn)品的主要特點

    近年來,全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn),芯片短缺問題一度對行業(yè)產(chǎn)生深遠(yuǎn)影響。易通過優(yōu)化供應(yīng)鏈管理、強(qiáng)化產(chǎn)能規(guī)劃,確保客戶的FPGA需求得到及時滿足。面向工業(yè)控制、機(jī)器視覺、醫(yī)療影像、消費(fèi)
    的頭像 發(fā)表于 12-04 14:20 ?1516次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b><b class='flag-5'>產(chǎn)品</b>的主要特點

    時序約束一主時鐘與生成時鐘

    一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發(fā)器GT的輸出引腳進(jìn)入FPGA內(nèi)部。對于
    的頭像 發(fā)表于 11-29 11:03 ?1393次閱讀
    時序約束一主時鐘與生成時鐘

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件

    架構(gòu)的 Mali-400 MP2 圖形處理單元。該套件的 ZCU102 板支持所有主要外設(shè)和接口,支持許多應(yīng)用的開發(fā)。 特征 針對使用 Zynq Ultrascale+ MPSoC 的快速應(yīng)用原型設(shè)計進(jìn)行了優(yōu)化 DDR4 SODIMM – 4GB 64 位,帶 ECC 連
    的頭像 發(fā)表于 11-20 15:32 ?1599次閱讀
    AMD/Xilinx Zynq? <b class='flag-5'>UltraScale+</b> ? MPSoC ZCU102 評估套件

    2.34納秒超低時延,滿足金融市場高頻交易,AMD發(fā)布新一代金融加速

    是降低成本和獲得利潤的關(guān)鍵所在。 ? 近日,AMD推出Alveo UL3422 加速卡,它是由 AMD Virtex UltraScale+ FPGA 提供支持,其采用新穎的收發(fā)器架構(gòu)
    的頭像 發(fā)表于 11-11 01:13 ?2340次閱讀
    2.34納秒超低時延,滿足金融市場高頻交易,AMD發(fā)布新一代金融<b class='flag-5'>加速</b>卡

    德州儀器推出全新可編程邏輯產(chǎn)品系列

    德州儀器(TI)近日宣布推出其最新的可編程邏輯器件(PLD)系列,為工程師們帶來了從概念到原型設(shè)計的全新解決方案。這一創(chuàng)新產(chǎn)品系列基于TI出色的邏輯
    的頭像 發(fā)表于 10-28 17:38 ?850次閱讀

    AMD推出新款纖薄尺寸電子交易加速

    AMD(超威,納斯達(dá)克股票代碼:AMD)今日宣布推出 AMD Alveo UL3422 加速卡 ,這是其創(chuàng)紀(jì)錄的加速系列1的最新
    的頭像 發(fā)表于 10-16 09:14 ?803次閱讀

    AMD發(fā)布超小車規(guī)級FPGA,賦能ADAS與數(shù)字座艙

    AMD在汽車電子領(lǐng)域再次展現(xiàn)其創(chuàng)新實力,正式推出了AMD汽車車規(guī)級(XA)系列的最新力作——Artix? UltraScale+? XA AU7P FPGA。這款
    的頭像 發(fā)表于 09-24 15:39 ?816次閱讀

    AMD 面向 ADAS 和數(shù)字座艙推出尺寸更小、成本優(yōu)化的車規(guī)級 FPGA 系列

    ,預(yù)計到 2029 年將達(dá)到 27 億美元。 ? 為了滿足這些市場需求,AMD 推出了 AMD 汽車車規(guī)級( XA )系列的最新成員:Artix? UltraScale+? XA AU
    發(fā)表于 09-20 18:12 ?501次閱讀

    ASP4644在FPGA SERDES供電中的應(yīng)用

    要求為100mV;FPGA電源VCCINT和VCCBRAM供電要求最嚴(yán)的電源波動為0.93-0.97V,僅為40mV。以
    發(fā)表于 08-16 14:55

    萊迪推出全新Certus-NX FPGA器件,加強(qiáng)低功耗、小型FPGA的領(lǐng)先地位

    萊迪半導(dǎo)體(NASDAQ:LSCC)今日宣布為其領(lǐng)先的小尺寸FPGA產(chǎn)品中再添一款邏輯優(yōu)化的全新萊迪
    的頭像 發(fā)表于 07-23 11:21 ?884次閱讀