自動駕駛汽車（AV）正在將我們推入一個全新的移動時代，為了滿足AV的高性能和低功耗要求，如今的SoC設(shè)計者需要為AI算法優(yōu)化定制的硅架構(gòu)，使用傳統(tǒng)的設(shè)計方法十分耗費時間，于是HLS（高等級邏輯綜合）開始步入人們眼簾。

HLS能夠使用SystemC或C++對設(shè)計功能進行高級描述，并將它們綜合到RTL中。在更高抽象層次上進行設(shè)計，通過將芯片功能規(guī)約與實現(xiàn)規(guī)約相分離，加速初始設(shè)計的完成 (圖1)。這種方式能將設(shè)計時間縮短至幾個月，所需代碼僅是傳統(tǒng)RTL流程的一半。在不影響設(shè)計進度的情況下，后期的功能變化、新特性，甚至跨節(jié)點合并、從FPGA到ASIC的轉(zhuǎn)換均可被集成。HLS還能幫助設(shè)計團隊探索數(shù)百種設(shè)計變體，進而優(yōu)化芯片的功率、性能及面積。與手工編碼的RTL相比，DSE（設(shè)計空間探索）能夠以此獲得更高的設(shè)計質(zhì)量。

如果仿真被合并到該流程當中，設(shè)計就會進一步加速。HLS生成的RTL可以在仿真器中被具象化，為軟件團隊提供一個在芯片硬件可用之前先測試軟件的平臺；同時，綜合傳感器和機電系統(tǒng)的數(shù)據(jù)也將被集成，創(chuàng)建能夠提供真實反饋的虛擬環(huán)境，幫助團隊優(yōu)化硬件和軟件設(shè)計。

圖1: HLS提高了設(shè)計抽象級別以提高設(shè)計生產(chǎn)力

最后，先進的HLS解決方案將對設(shè)計進行穩(wěn)健性驗證，方便設(shè)計人員在RTL之前就消除錯誤（圖2）。HLS的驗證能力包括對C++或SystemC代碼的自動形式化檢查、基于仿真的C-RTL驗證和形式等效性檢查，在綜合到RTL之前就可以發(fā)現(xiàn)缺陷和錯誤。

圖2：先進的HLS可以在RTL之前執(zhí)行C-to-RTL驗證以刪除缺陷和錯誤

功能安全、驗證以及安全設(shè)計

功能安全是指降低電氣和電子元件因故障而運轉(zhuǎn)失常的風(fēng)險。在汽車工業(yè)中，這些程序和要求已在ISO26262標準中被正式提出，該標準還同時要求對電子設(shè)備進行隨機硬件故障和系統(tǒng)故障測試。

一個完整的功能安全流程中通常包括四個關(guān)鍵步驟（圖3）。

1、生命周期管理，涵蓋從計劃到合規(guī)的功能安全生命周期。

2、安全分析使用FMEDA來了解隨機硬件錯誤導(dǎo)致的設(shè)計潛在失效模式。

3、安全設(shè)計嘗試增強或修改設(shè)計，以減輕隨機硬件錯誤帶來的潛在失效。

4、安全驗證使用故障注入測試設(shè)計和安全機制在隨機硬件錯誤中的行為，最終證明該設(shè)計的安全性。

圖3：功能安全的四個關(guān)鍵過程：生命周期管理、安全分析、安全設(shè)計和安全驗證

仿真在驗證中的作用

在現(xiàn)實世界中測試所有可能的安全場景并不可行，要實現(xiàn)大量驗證的唯一方法就是在設(shè)計初期使用虛擬測試環(huán)境。硬件仿真支持模型以及軟件和硬件的在環(huán)驗證，都在芯片或車輛硬件可用前提供了一個能夠進行測試、編程和調(diào)試IC或整車平臺的環(huán)境，主要涵蓋下圖中三種數(shù)據(jù)類型（圖4）。

圖4：硬件仿真可以融合傳感器、計算和驅(qū)動數(shù)據(jù)，為AV平臺創(chuàng)建測試環(huán)境。

物理可靠性驗證

SoC設(shè)計團隊已經(jīng)通過HLS支持的快速迭代對芯片進行了優(yōu)化，驗證了芯片的功能性和功能安全性，并在真實的虛擬駕駛環(huán)境中用模擬傳感器和機電數(shù)據(jù)對芯片進行了測試。

新的IC可靠性驗證工具能夠在一個內(nèi)聚環(huán)境中考慮有問題的區(qū)域。這些工具是為了在電路感知環(huán)境下提高IC可靠性驗證的覆蓋率而創(chuàng)建的，它們允許從電路拓撲和布局的角度集中分析電路的實現(xiàn)方式。該分析還可以利用外部約束來確定檢查目的，并找出不合規(guī)的電路。

接下來，設(shè)計師需要優(yōu)化芯片的物理布局。DFM（可制造性設(shè)計）解決方案能通過自動優(yōu)化布局、模擬制造過程或在tape-out前管理光刻熱點來幫助設(shè)計師，其可以自動測量由建議的布局修改引起的產(chǎn)量變化，使得設(shè)計者能夠選擇布局修改的方式，進而最大限度地提高芯片的生產(chǎn)效率和可靠性。

當數(shù)字“遇上”模擬

一輛AV的復(fù)雜數(shù)字處理器和控制器SoC將通過各種傳感器系統(tǒng)與模擬世界進行交互。微機電系統(tǒng)（MEMS）通常用于傳感裝置，其余電路作為模擬/混合信號（AMS）設(shè)計，則采用CMOS工藝實現(xiàn)。

與使用現(xiàn)成的組件創(chuàng)建系統(tǒng)相比，定制化的IC設(shè)計能夠幫助公司降低成本、控制尺寸和功耗。然而，由于涉及的設(shè)計領(lǐng)域眾多，AMS設(shè)計提出了嚴苛挑戰(zhàn)，MEMS設(shè)計必須與模擬電路有效地接口，而模擬電路又必須與模數(shù)轉(zhuǎn)換器和數(shù)字邏輯相互集成。

汽車AMS集成電路必須以極強的可靠性持續(xù)運行，且大多數(shù)時間都處于惡劣的環(huán)境條件。為了便于管理，設(shè)計師需要一個集成的設(shè)計和驗證解決方案，該解決方案能夠連接模擬、數(shù)字和MEMS，幫助創(chuàng)建AV最重要的單用途智能傳感器系統(tǒng)。

老化模擬在汽車應(yīng)用中也非常重要。隨著時間的推移，汽車應(yīng)用的壓力偏差和熱狀態(tài)會導(dǎo)致電路退化。通過仿真，可以及早發(fā)現(xiàn)潛在的可靠性問題，并在設(shè)計階段加以糾正。

確保從始至終的安全性

新的汽車級ATPG技術(shù)將目標對準于晶體管和柵極級別的缺陷。這些新方法基于單元感知測試（CAT），使用專為每個單元內(nèi)部缺陷而設(shè)置的故障模型。Mentor的CellModelGen故障特征模型提取使用單元的布局注釋Spice表示來識別可能的晶體管、電橋、開路和端口缺陷的位置。通過計算每個潛在缺陷的臨界面積及其相關(guān)的缺陷概率，分析潛在缺陷的單元布局。同時，該分析還能夠生成一個模型，盡可能進行缺陷檢測，最小化模式計數(shù)并保留診斷所需的信息。捕捉這些本不可檢測的缺陷有助于數(shù)字集成電路IC制造商達到ISO 26262的DPPB目標。

內(nèi)建自測試（BIST）將測試IP插入芯片中，用于測試數(shù)字邏輯或存儲器。邏輯BIST涉及到應(yīng)用于芯片電路的片上生成偽隨機測試模式。先進的測試解決方案能夠在芯片運行期間進行測試，而不會影響其性能；此外，ATPG壓縮可與BIST相集成，以進行用于通電和系統(tǒng)內(nèi)測試的制造質(zhì)量測試。

今天，無論是汽車初創(chuàng)企業(yè)、老牌OEMs還是系統(tǒng)公司都在爭先恐后地進入市場，它們亟需一系列先進的設(shè)計自動化和生命周期管理工具。西門子數(shù)字化工業(yè)軟件可以提供獨特的工具組合，在HLS、功能安全和驗證、仿真、物理可靠性驗證、AMS設(shè)計、混合信號驗證和IC測試方面擁有領(lǐng)先的解決方案，幫助企業(yè)乘風(fēng)破浪，在市場浪潮中立于不敗之地。

完整白皮書下載。