（文章來源：EDA365網(wǎng)）

近年來，諸如石墨烯和過渡金屬二硫族化合物（MX2）之類的2D晶體受到了廣泛的關(guān)注。對這些材料的特殊興趣可以歸因于其非凡的性能。與傳統(tǒng)的3D晶體相比，2D晶體提供了非常有趣的形狀因數(shù)。在其優(yōu)雅的2D形式下，電子結(jié)構(gòu)，機械柔韌性，缺陷形成以及電子和光學(xué)靈敏度都變得截然不同。最著名的2D材料是石墨烯，即碳原子以六邊形蜂窩晶格架構(gòu)排列的晶體單分子層。石墨烯是柔性的，透明的并且非常堅固。它是一種出色的導(dǎo)熱和電子導(dǎo)體。但是2D材料的探索已經(jīng)遠遠超出了石墨烯。例如，MX2類具有與石墨烯互補的通用特性。

這些材料的機會已經(jīng)出現(xiàn)在多個領(lǐng)域，包括（生物）傳感，能量存儲，光伏，光電和晶體管縮放。例如，石墨烯是光電應(yīng)用的理想材料。它同時具有電吸收和電折射特性，使其適合于光調(diào)制，檢測和切換。最近的研究表明，基于石墨烯的集成光子技術(shù)具有實現(xiàn)下一代數(shù)據(jù)和電信應(yīng)用的潛力。

在MOSFET器件的溝道中，一些2D材料甚至可以取代Si。當(dāng)硅在導(dǎo)電溝道中時，柵極長度縮放會導(dǎo)致短溝道效應(yīng)，從而降低晶體管的性能。用2D代替硅有望抵消負面的短溝道效應(yīng)。由于原子的精確性，傳導(dǎo)溝道也可以變得非常薄，甚至可以達到單個原子的水平。此外，一些2D材料的介電常數(shù)較低，可與氧化硅相媲美。這為使用具有不同功能（即傳導(dǎo)溝道、電介質(zhì)）的各種2D材料構(gòu)建堆棧打開了機會，并將使柵極長度縮小到幾納米。通過這種方式，2D材料可以提供一條通向極端設(shè)備尺寸縮放的進化道路，目標(biāo)是3nm及以下技術(shù)世代。

然而，電子電路中2D材料的第一次可能不會在最終的縮放設(shè)備中實現(xiàn)，而是應(yīng)用在性能要求較低的低功率電路中。例子包括可以在芯片后端實現(xiàn)的晶體管和小型電路。在這里，它們可以緩解一些路由擁塞，并在線路前端節(jié)省一些區(qū)域。為了構(gòu)建后端兼容的晶體管，目前正在研究各種材料，包括半導(dǎo)體銦鎵鋅氧化物和各種2D材料。使用2D材料的一個特殊優(yōu)勢是能夠制造互補的MOS器件，即nMOS和pMOS。這允許開發(fā)緊湊的后端邏輯電路，如中繼器。這些后端晶體管和電路的一個共同要求是溫度預(yù)算，它應(yīng)該與后端線處理兼容。

對于最終可縮放的設(shè)備以及要求較低的電路，imec試圖了解2D材料的材料屬性和工藝限制。更具體地說，imec專注于材料勘探（包括2D半導(dǎo)體、2D（半）金屬和2D電介質(zhì)）、過程集成勘探和設(shè)備勘探。該團隊正在建立一個通用的集成流程，該流程考慮了所有應(yīng)用的通用需求，例如允許的溫度預(yù)算和2D材料的化學(xué)穩(wěn)定性。集成流程以300mm晶圓為目標(biāo)，以充分利用大批量制造技術(shù)的優(yōu)勢。一個重要的挑戰(zhàn)是在300mm集成過程中保持2D材料的單晶片狀質(zhì)量。

雙柵WS2 FET架構(gòu)：最終規(guī)?；?、高性能器件的開發(fā)首先要確定最有前途的2D材料和設(shè)備架構(gòu)。因此，Imec已根據(jù)先進的Si FinFET平臺對不同的2D材料和2D FET體系架構(gòu)進行了基準(zhǔn)測試。根據(jù)這些研究，imec團隊得出結(jié)論，在300mm技術(shù)兼容材料中，堆疊納米片架構(gòu)的二硫化鎢具有最高的性能潛力。他們還得出結(jié)論，雙柵極FET架構(gòu)比單柵極FET更可取，尤其是當(dāng)設(shè)備架構(gòu)遭受與觸點和間隔物區(qū)域有關(guān)的非理想性時。

在300mm晶圓上生長和隨后的層轉(zhuǎn)移——世界首創(chuàng):作為設(shè)備制造的關(guān)鍵工藝步驟，在imec使用改進的金屬-有機化學(xué)氣相沉積(MOCVD)工具首次證明了WS2在300mm晶圓上的高質(zhì)量生長。該方法的結(jié)果是厚度控制的單層精度超過整個300mm的晶圓。然而，MOCVD生長的好處是以材料生長時的高溫為代價的。為了建立一個與后端生產(chǎn)線要求兼容的設(shè)備集成流程，隨后將溝道材料從生長基板轉(zhuǎn)移到目標(biāo)設(shè)備晶圓是至關(guān)重要的。imec團隊開發(fā)了一個獨特的傳輸過程,使得WS2單層成功地轉(zhuǎn)移到目標(biāo)晶圓上。轉(zhuǎn)移過程是基于臨時鍵合和解鍵合技術(shù),對2D材料的電特性沒有影響。

器件方面的挑戰(zhàn):在器件方面，已經(jīng)確定了與柵極電介質(zhì)、金屬觸點和溝道材料的缺陷和存儲有關(guān)的主要挑戰(zhàn)。

首先，在2D表面上沉積介電材料是一個真正的挑戰(zhàn)，因為在(范德華終止)2D材料上缺少懸空鍵。imec團隊目前正在探索兩種介質(zhì)生長的途徑:(1)直接原子層沉積(ALD)在較低的生長溫度下生長，(2)通過使用非常薄的氧化層(如氧化硅)作為成核層來增強ALD的成核。對于后一種技術(shù)，在雙柵極架構(gòu)的初步測量表明，在2D維材料的前面和后面都有良好的按比例縮放的介質(zhì)電容。

最后，缺陷在2D材料的化學(xué)行為中起著至關(guān)重要的作用，從而深刻地影響了器件的性能。因此，了解缺陷形成的基本原理及其對設(shè)備性能的影響是至關(guān)重要的。通道材料最常見的缺陷之一是硫空位。Imec目前正在研究如何使用不同的等離子體處理來鈍化這些缺陷。此外，還應(yīng)考慮材料的穩(wěn)定性和反應(yīng)活性。眾所周知，像WS2這樣的2D材料會迅速老化和降解。根據(jù)研究小組的結(jié)果，一種很有前途的防止衰老的方法是將樣本儲存在惰性環(huán)境中。

作為一個基準(zhǔn)，imec團隊使用了雙柵設(shè)備，這些設(shè)備是用小的、自然脫落的WS2薄片構(gòu)建的。對于這些實驗室規(guī)模的設(shè)備，可以測量大于100cm2/Vs的遷移率值，這與理論上預(yù)測的WS2遷移率值非常接近。我們的期望是，如果用天然材料可以做到這一點，那么用合成材料也應(yīng)該可以做到——目前合成材料的體積大約只有幾平方厘米/Vs。Imec正在努力改進基本的過程步驟，以期進一步提高性能。

對于未來的一些主要挑戰(zhàn)，團隊對如何解決它們有著清晰的觀點。例如，他們知道如何在300mm的目標(biāo)襯底上生長和轉(zhuǎn)移材料，并且有一個清晰的集成道路。他們也在學(xué)習(xí)如何縮放柵極電介質(zhì)，以及如何改善溝道中的固有遷移率。

但是在集成路徑上，仍然存在一些挑戰(zhàn)，需要進一步研究和更好的基礎(chǔ)了解。其中之一與2D材料對器件晶圓的不良附著力有關(guān)，另一原因與閾值電壓的控制有關(guān)。解決這些挑戰(zhàn)將使2D材料的許多電子應(yīng)用成為可能，最終將是大規(guī)模的高性能設(shè)備，以及對規(guī)格要求較低的應(yīng)用。
（責(zé)任編輯：fqj）