99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

下拉電阻選擇

黃工的嵌入式技術圈 ? 來源:黃工的嵌入式技術圈 ? 作者:黃工的嵌入式技術 ? 2020-02-27 15:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

RS-485總線廣泛應用于通信工業(yè)自動化等領域,在實際應中,通常會遇到是否需要加上下拉電阻以及加多大的電阻合適的問題,下面我們將對這些問題進行詳細的分析。

一、為什么需要加上下拉電阻?

1.當485總線差分電壓大于+200mV時,485收發(fā)器輸出高電平;

2.當485總線差分電壓小于-200mV時,485收發(fā)器輸出低電平;

3.當485總線上的電壓在-200mV~+200mV時,485收發(fā)器可能輸出高電平也可能輸出低電平。但一般總處于一種電平狀態(tài),若485收發(fā)器的輸出低電平,這對于UART通信來說是一個起始位,此時通信會不正常。

當485總線處于開路(485收發(fā)器與總線斷開)或者空閑狀態(tài)(485收發(fā)器全部處于接收狀態(tài),總線沒有收發(fā)器進行驅動)時,485總線的差分電壓基本為0,此時總線就處于一個不確定的狀態(tài)。同時由于目前485芯片為了提高總線上的節(jié)點數(shù),輸入阻抗設計的比較高,例如輸入阻抗為1/4單位阻抗或者1/8單位阻抗(單位阻抗為12kΩ,1/4單位阻抗為48kΩ),在管腳懸空時容易受到電磁干擾。

因此為了防止485總線出現(xiàn)上述情況,通常在485總線上增加上下拉電阻(通常A接上拉電阻,B總線下拉電阻)。若使用隔離RS-485收發(fā)模塊(例如RSM485PCHT),由于模塊內部具有上下拉電阻(對于RSM485PCHT,內部上下拉電阻為24kΩ),因此在模塊外部一般不需要增加上下拉電阻。

二、什么情況下需要加上下拉電阻?

當遇到信號反射問題時,通常會通過增加匹配電阻來避免信號反射,以1對1通信為例,如圖1所示。由于485總線通常使用特性阻抗為120Ω的雙絞線,因此在485總線的首尾兩端增加120Ω終端電阻來避免信號反射問題。


圖1:兩個RSM485PCHT模塊通信電路

根據(jù)RSM485PCHT的具體參數(shù)(如表1)可以得到如圖2所示等效電路,其中RPU、RPD為模塊內部在485總線上加的上下拉電阻,RIN為模塊的輸入阻抗。

表1 RSM485PCHT參數(shù)


圖2:RSM485PCHT通信等效示意圖

當兩個模塊都處于接收狀態(tài)時,可以根據(jù)基爾霍夫電流定律對節(jié)點A和節(jié)點B列出下列公式:

根據(jù)上述公式可以計算AB之間的差分電壓為:

此時模塊已處于不確定狀態(tài),模塊接收器可能輸出為高電平,也可能輸出為低電平,這時就需要在模塊外部增加上下拉電阻保證模塊在空閑時不處于不確定狀態(tài)。

三、上下拉電阻如何???

假設模塊的輸出電源電壓V?O相同,由于RGND接在一起,因此可以認為模塊內部的上拉電阻是并聯(lián)在一起的,為了方便解釋,對圖2的電路進行整理,如圖3所示,在模塊外部增加上下拉電阻可以選擇只增加一組,也可以選擇在每個模塊都增加上下拉電阻,為了解釋方便,我們在485總線上增加一組上下拉電阻。


圖3 :RSM485PCHT通信等效電路圖

其中:

RPU為模塊內部上拉電阻,RPD為模塊內部的下拉電阻,本例中為24kΩ;

RIN為模塊接收器輸入阻抗,本例取最小值為120kΩ;

RT為終端電阻,本例取120Ω;

RPU_EX為模塊外部所加的上拉電阻,RPD_EX為模塊外部所加的下拉電阻;

由于RSM485PCHT的門限電平為-200mV~+200mV,一般留有100mV或200mV的電壓裕量,本例留有100mV的電壓裕量,根據(jù)前面所推導的差分電壓公式,可以得到下面計算公式:

由于RSM485PCHT在供電電壓范圍為4.75V~5.25V,取VO=4.75V(最低輸入電壓VCC=4.75V情況下),可得:

由RPU=24kΩ,可得RPU_EX=RPD_EX=461.9Ω,由于計算出的電阻值為最大值,因此可以選擇在485總線上僅加一組410Ω或390Ω的上下拉電阻,或者加兩組910Ω上下拉電阻。

四、如何驗證上下拉電阻取值?

上述計算僅考慮了485總線空閑狀態(tài)時不處于不確定狀態(tài),并沒有考慮485收發(fā)器的驅動能力和所用元器件的功耗等問題。外部所加上下拉電阻越小,可以將485總線空閑狀態(tài)差分電壓保持的越高,但與此同時,終端電阻和上下拉電阻的功耗也越大,對485收發(fā)器的驅動能力要求也越高,當超過485收發(fā)器的驅動能力時,也會導致通信失敗。

根據(jù)RS-485標準,當接收器的輸入阻抗為單位阻抗時(最小為12k),總線上最多可以接32個節(jié)點,485的差分負載最大為54Ω,此時差分輸出電壓最小為1.5V。


圖4 :485總線連接32個節(jié)點等效示意圖

如圖4所示,我們可以看到當485總線上接有32個節(jié)點時,總線A或B的共模負載為:

由此可見,對于RS-485的標準來說,A總線或B總線的最大共模負載為375Ω。


圖5 :485總線增加終端電阻等效示意圖

當增加終端電阻后,可以發(fā)現(xiàn)485總線的共模負載沒有發(fā)生變化,但差模負載急劇減小,差模負載為:

因此當485總線的節(jié)點數(shù)達到最多以及增加終端電阻后,485總線的差模負載仍大于54Ω,根據(jù)RS-485的標準,差分輸出電壓最小為1.5V。


圖6 :RSM485PCHT 64個節(jié)點等效示意圖

以RSM485PCHT為例說明增加上下拉電阻的情況,如圖6所示,總線A或B的共模負載為:

實際測試上述情況,驅動輸出的最小差分電壓3.02V,這個電壓遠大于RS-485標準規(guī)定的最小差分輸出電壓1.5V。


圖7 :RSM485PCHT 64個節(jié)點增加終端電阻示意圖

當在485總線上增加終端電阻時,可以看出總線A或B的共模負載并沒有發(fā)生變化,而差分阻抗有了較大的變化,此時差模負載為:

計算出的差模負載要略大于RS-485標準規(guī)定的最大負載為54Ω,我們對RSM485PCHT進行實際測試,其輸出差分電壓1.58V,略大于標準規(guī)定的最小電壓。

當差模負載為54Ω(485總線接兩個120Ω終端電阻并且上拉電阻(下拉電阻)與收發(fā)器內阻的并聯(lián)值為270Ω)時,RSM485PCHT的差分輸出電壓為1.52V(實測值),基本和RS-485標準相同。當差模負載為41.54Ω(485總線接兩個120Ω終端電阻并且上拉電阻(下拉電阻)與收發(fā)器內阻的并聯(lián)值為135Ω)時,RSM485PCHT的差分輸出電壓在1.17V左右(實測值),在這種情況下可以通信。但485收發(fā)芯片手冊中規(guī)定的最大差模負載通常為54Ω,即在485總線上增加兩個120Ω后,上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應大于270Ω。同時為了保證穩(wěn)定可靠通信,一般485總線的上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應大于375Ω。

五、總結

1.通信線應選用屏蔽雙絞線,屏蔽層應單點接大地;

2.當我們沒有遇到信號反射問題時,盡量不要使用終端電阻;

3.如果使用終端電阻,我們可以通過上下拉電阻調節(jié)485總線在空閑狀態(tài)的電壓值,保證不處于門限電平(-200mV~+200mV或-200mV~-40mV)范圍內;

4.當我們增加上下拉電阻時,上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應大于375Ω。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電阻
    +關注

    關注

    87

    文章

    5621

    瀏覽量

    175043
  • 總線
    +關注

    關注

    10

    文章

    2959

    瀏覽量

    89721
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    電路設計基礎:上拉電阻、下拉電阻分析

    上拉電阻、下拉電阻在電子元器件間中,并不存在上拉電阻下拉電阻這兩種實體的
    的頭像 發(fā)表于 05-22 11:45 ?566次閱讀
    電路設計基礎:上拉<b class='flag-5'>電阻</b>、<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>分析

    浮思特 | 電子電路下拉電阻詳解:原理、計算與應用指南

    下拉電阻是電子電路設計中的重要組成部分,尤其在處理數(shù)字邏輯、晶體管和通信接口時。本教程將系統(tǒng)講解其基本原理、計算方式、應用場景、選型要點、功耗考量,以及在晶體管和串行通信線路中的實際應用。什么是下拉
    的頭像 發(fā)表于 05-19 11:29 ?249次閱讀
    浮思特 | 電子電路<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>詳解:原理、計算與應用指南

    一次性說清上拉電阻下拉電阻

    在電子元件領域,上拉電阻下拉電阻并非獨立的物理實體,而是依據(jù)電阻在不同電路場景中的功能定義。它們的本質仍是普通電阻,但在電路設計中扮演著關
    的頭像 發(fā)表于 04-03 19:34 ?577次閱讀
    一次性說清上拉<b class='flag-5'>電阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>

    三極管下拉電阻設計:穩(wěn)定與效率的平衡藝術

    在智能門鎖的無線控制模塊中,一枚未被正確配置下拉電阻的三極管因靜電干擾誤觸發(fā)開鎖指令,這個真實案例揭示了外圍電阻設計對三極管電路可靠性的決定性影響。作為三極管應用的"守門人"
    的頭像 發(fā)表于 02-28 10:41 ?772次閱讀
    三極管<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>設計:穩(wěn)定與效率的平衡藝術

    請問ADS1278配置管腳的上拉下拉電阻阻值選擇多少?

    請問ADS1278的配置管腳的上拉下拉電阻阻值選擇多少? 上拉到 3.3v 下拉到 gnd 對了 數(shù)字地和模擬地可以公用么? 謝謝~
    發(fā)表于 01-23 08:29

    請問AD輸入端是否應該加下拉電阻?

    AD輸入端是否應該加下拉電阻?
    發(fā)表于 12-19 09:16

    請問Type C的CC管腳的CC1和CC2的下拉電阻是否能共用一個電阻?

    Type C 的CC 管腳的CC1和CC2的下拉電阻是否能共用一個電阻?
    發(fā)表于 12-13 13:08

    DAC101S101初次上電瞬間下拉電阻的開關是默認閉合的嗎?

    引腳的0V是因為100K或是1K(見下圖)下拉電阻到底產生;還是說輸出就是0V,下拉電阻沒有接通。 疑問: 1、初次上電瞬間下拉
    發(fā)表于 11-25 06:18

    DDC264還沒閉合開關測量信號時,讀出的是滿量程的數(shù)據(jù),是這下拉電阻的影響嘛?

    閉合開關測量信號時,讀出的是滿量程的數(shù)據(jù),是這下拉電阻的影響嘛? 3、DDC264EVM在只接入下拉電阻時,測量出來的數(shù)據(jù)也是這樣嘛?
    發(fā)表于 11-19 08:20

    下拉電阻的使用方法

    上拉電阻是把一個信號通過一個電阻接到電源(Vcc),下拉電阻是一個信號通過一個電阻接到地(GND)。
    的頭像 發(fā)表于 11-07 10:22 ?2086次閱讀
    上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的使用方法

    如何選擇適合的電阻

    選擇適合的電阻時,需要考慮以下幾個關鍵因素: 一、阻值 確定阻值范圍 :根據(jù)電路設計需求和電流計算,確定所需的最小和最大阻值。原則是所用電阻器的標稱阻值與所需電阻器阻值差值越小越好。
    的頭像 發(fā)表于 10-31 09:15 ?1795次閱讀

    【RS-485總線】詳解RS-485上下拉電阻選擇

    RS-485總線廣泛應用于通信、工業(yè)自動化等領域,在實際應中,通常會遇到是否需要加上下拉電阻以及加多大的電阻合適的問題,下面我們將對這些問題進行詳細的分析。為什么需要加上下拉
    的頭像 發(fā)表于 09-21 08:06 ?1844次閱讀
    【RS-485總線】詳解RS-485上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的<b class='flag-5'>選擇</b>

    貼片電阻的阻值怎么選擇

    選擇貼片電阻的阻值時,需要考慮多個因素以確保電阻器能夠滿足電路的設計需求和工作條件。以下是一些關鍵的選擇步驟和注意事項: ? 1. 明確電路設計需求 所需阻值:首先,需要明確電路設計
    的頭像 發(fā)表于 08-30 14:59 ?670次閱讀

    電路設計基礎:上拉電阻、下拉電阻分析

    ?。?b class='flag-5'>電阻小,電流大。 3、對于高速電路,過大的上拉電阻可能邊沿變平緩。 綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。 對上拉
    發(fā)表于 08-22 13:59

    貼片電阻、電容、電感封裝的選擇

    在電子設計中,選擇合適的貼片電阻、電容、電感封裝是至關重要的,因為這直接影響到產品的性能、成本、尺寸以及可制造性。以下是對貼片電阻、電容、電感封裝選擇的一些建議: ? 一、貼片
    的頭像 發(fā)表于 07-30 14:21 ?1145次閱讀