99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA設(shè)計(jì)的十個(gè)常見概念你知道多少?

汽車玩家 ? 來源:FPGA技術(shù)聯(lián)盟 ? 作者:默宸 ? 2020-01-30 17:24 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、什么是同步邏輯和異步邏輯?

同步時(shí)序邏輯電路的特點(diǎn):電路中所有的觸發(fā)器都是與同一個(gè)時(shí)鐘或者該時(shí)鐘的衍生時(shí)鐘驅(qū)動(dòng),而且當(dāng)時(shí)鐘脈沖到來時(shí),電路的狀態(tài)才能改變。改變后的狀態(tài)將一直保持到下 一個(gè)時(shí)鐘脈沖的到來,此時(shí)無論外部輸入有無變化,寄存器狀態(tài)都是穩(wěn)定的。

異步時(shí)序邏輯電路的特點(diǎn):電路中除了觸發(fā)器外,還可以有其延遲元器件,電路中沒有統(tǒng)一的時(shí)鐘,電路狀態(tài)的改變由外部輸入的變化直接引起。

同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。

2、同步電路和異步電路的區(qū)別:

同步電路:存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源,因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。

異步電路:電路沒有統(tǒng)一的時(shí)鐘,有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連,這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步,而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。

3、時(shí)序設(shè)計(jì)的實(shí)質(zhì):

電路設(shè)計(jì)的難點(diǎn)在時(shí)序設(shè)計(jì),時(shí)序設(shè)計(jì)的實(shí)質(zhì)就是滿足每個(gè)信號(hào)的建立/保持時(shí)間的要求。

4、建立時(shí)間與保持時(shí)間的概念?

建立時(shí)間:觸發(fā)器在時(shí)鐘上升沿到來之前,其數(shù)據(jù)輸入端的數(shù)據(jù)必須保持穩(wěn)定的時(shí)間。
保持時(shí)間:觸發(fā)器在時(shí)鐘上升沿到來之后,其數(shù)據(jù)輸入端的數(shù)據(jù)必須保持穩(wěn)定的時(shí)間。

5、為什么觸發(fā)器要滿足建立時(shí)間和保持時(shí)間?

因?yàn)橛|發(fā)器內(nèi)部數(shù)據(jù)的形成是需要一定的時(shí)間的,如果不滿足建立和保持時(shí)間,觸發(fā)器將進(jìn)入亞穩(wěn)態(tài),進(jìn)入亞穩(wěn)態(tài)后觸發(fā)器的輸出將不穩(wěn)定,在 0 和 1 之間變化,這時(shí)需要經(jīng)過一個(gè)恢復(fù)時(shí)間,其輸出才能穩(wěn)定。簡(jiǎn)單的方式理解,就是時(shí)鐘采集數(shù)據(jù)時(shí)候需要在數(shù)據(jù)最穩(wěn)定的情況下進(jìn)行采集。

6、什么是亞穩(wěn)態(tài)?為什么兩級(jí)觸發(fā)器可以防止亞穩(wěn)態(tài)傳播?

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定的時(shí)間段內(nèi)達(dá)到一個(gè)穩(wěn)定的狀態(tài)。兩級(jí)觸發(fā)器可防止亞穩(wěn)態(tài)傳播的原理:假設(shè)第一級(jí)觸發(fā)器的輸入不滿足其建立保持時(shí)間,它在第一個(gè)脈沖沿到來后輸出的數(shù)據(jù)就為亞穩(wěn)態(tài),那么在下一個(gè)脈沖沿到來之前,其輸出的亞穩(wěn)態(tài)數(shù)據(jù)在一段恢復(fù)時(shí)間后必須穩(wěn)定下來,而且穩(wěn)定的數(shù)據(jù)必須滿足第二級(jí)觸發(fā)器的建立時(shí)間,如果都滿足了,在下一個(gè)脈沖沿到來時(shí),第二級(jí)觸發(fā)器將不會(huì)出現(xiàn)亞穩(wěn)態(tài),因?yàn)槠漭斎攵说臄?shù)據(jù)滿足其建立保持時(shí)間。兩級(jí)同步有效的條件:第一級(jí)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)后的恢復(fù)時(shí)間 + 第二級(jí)觸發(fā)器的建立時(shí)間 <= 時(shí)鐘周期。更確切地說,輸入脈沖寬度必須大于同步時(shí)鐘周期與第一級(jí)觸發(fā)器所需的保持時(shí)間之和。最保險(xiǎn)的脈沖寬度是兩倍同步時(shí)鐘周期。 所以,這樣的同步電路對(duì)于從較慢的時(shí)鐘域來的異步信號(hào)進(jìn)入較快的時(shí)鐘域比較有效。

7、系統(tǒng)最高速度計(jì)算(最快時(shí)鐘頻率):

熟悉了建立時(shí)間、保持時(shí)間以及傳播延遲的基本概念,下面通過這三個(gè)基本參數(shù)來推導(dǎo)時(shí)鐘的最高頻率,對(duì)于同步時(shí)序邏輯電路,對(duì)時(shí)鐘激勵(lì)做出響應(yīng)的開關(guān)事件是同時(shí)發(fā)生的,但是運(yùn)行結(jié)果必須等到下一個(gè)時(shí)鐘翻轉(zhuǎn)時(shí)才能進(jìn)入到下一級(jí),也就說,只有在當(dāng)前所有的計(jì)算都已經(jīng)完成了并且系統(tǒng)開始閑置的時(shí)候下一輪的操作才能開始,

因此,為了保證時(shí)序電路數(shù)據(jù)采集和處理的正確性,時(shí)鐘周期tCLK必須能容納電路中任何一級(jí)的最長(zhǎng)延時(shí)。假設(shè)該組合邏輯的最長(zhǎng)延時(shí)等于tLOGIC,那么時(shí)序電路正確工作要求的最小時(shí)鐘為:

tCLK = tCO+tLOGIC+tNET+tSU(公式1)

其中tNET為傳輸延遲,tCO 是寄存器固有的時(shí)鐘輸出延時(shí),那么通過公式1很容易得到系統(tǒng)的最高頻率fMAX,常用表示:

fMAX = 1/tCLK (公式2)

我們假設(shè)寄存器的固有最小延時(shí)時(shí)間為tCOregister,那么為了保證時(shí)序電路正常工作,還需要如下的約束:

tCOregister + tLOGIC >= tHOLD (公式3)

這一約束保證了時(shí)序元件的輸入數(shù)據(jù)在時(shí)鐘邊沿之后能夠維持足夠長(zhǎng)的時(shí)間,并且不會(huì)由于新來的數(shù)據(jù)流而過早的改變。

8、時(shí)序約束的概念和基本策略?

時(shí)序約束主要包括周期約束,偏移約束,靜態(tài)時(shí)序路徑約束三種。通過附加時(shí)序約束可以綜合布線工具調(diào)整映射和布局布線,是設(shè)計(jì)達(dá)到時(shí)序要求。

附加時(shí)序約束的一般策略是先附加全局約束,然后對(duì)快速和慢速例外路徑附加專門約束。附加全局約束時(shí),首先定義設(shè)計(jì)的所有時(shí)鐘,對(duì)各時(shí)鐘域內(nèi)的同步元件進(jìn)行分組, 對(duì)分組附加周期約束,然后對(duì) FPGA/CPLD 輸入輸出 PAD附加偏移約束、對(duì)全組合邏輯 的PAD TOPAD 路徑附加約束。附加專門約束時(shí),首先約束分組之間的路徑,然后約束快、慢速例外路徑和多周期路徑,以及其他特殊路徑。

9、約束的作用?

1:時(shí)序約束:提高設(shè)計(jì)的工作頻率,減少系統(tǒng)布局布線時(shí)間

2:獲得正確的時(shí)序分析報(bào)告;(靜態(tài)時(shí)序分析工具以約束作為判斷時(shí)序是否滿足設(shè)計(jì)要 求的標(biāo)準(zhǔn),因此要求設(shè)計(jì)者正確輸入約束,以便靜態(tài)時(shí)序分析工具可以正確的輸出時(shí)序 報(bào)告)

3:電器約束:指定 FPGA/CPLD 的電氣標(biāo)準(zhǔn)和引腳位置。

10、FPGA 設(shè)計(jì)包括那些基本技能:

SOPC,高速串行 I/O,低功耗,可靠性,可測(cè)試性和設(shè)計(jì)驗(yàn)證流程的優(yōu)化等方面。隨著芯片工藝的提高,芯片容量、集成度都在增加,F(xiàn)PGA 設(shè)計(jì)也朝著高速、高度集成、 低功耗、高可靠性、高可測(cè)、可驗(yàn)證性發(fā)展。隨著FPGA的應(yīng)用越來越多,F(xiàn)PGA工程師在設(shè)計(jì)與驗(yàn)證方面的要求也越來越高。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618589
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2039

    瀏覽量

    62146
  • 時(shí)序
    +關(guān)注

    關(guān)注

    5

    文章

    398

    瀏覽量

    37957
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA設(shè)計(jì)中經(jīng)常犯的10個(gè)錯(cuò)誤

    本文列出了FPGA設(shè)計(jì)中常見十個(gè)錯(cuò)誤。我們收集了 FPGA 工程師在其設(shè)計(jì)中犯的 10 個(gè)常見
    發(fā)表于 05-31 15:57 ?1427次閱讀
    <b class='flag-5'>FPGA</b>設(shè)計(jì)中經(jīng)常犯的10<b class='flag-5'>個(gè)</b>錯(cuò)誤

    資源分享季 (3)——十個(gè)練習(xí)讓學(xué)會(huì)Verilog語言.pdf

    本帖最后由 upmcu 于 2012-7-28 15:05 編輯 截圖:十個(gè)練習(xí)讓學(xué)會(huì)Verilog語言.pdf
    發(fā)表于 07-28 13:47

    請(qǐng)問一個(gè)協(xié)調(diào)器連接十個(gè)終端,如何能獲取十個(gè)終端的短地址?

    本帖最后由 一只耳朵怪 于 2018-5-24 14:22 編輯 一個(gè)協(xié)調(diào)器連接十個(gè)終端,如何能獲取十個(gè)終端的短地址,求思路
    發(fā)表于 05-22 08:57

    十個(gè)練習(xí)讓學(xué)會(huì)Verilog語言

    10個(gè) Verilog 練習(xí),進(jìn)階級(jí)教程 完整的pdf格式文檔電子發(fā)燒友下載地址(共26頁): 十個(gè)練習(xí)讓學(xué)會(huì)Verilog語言.pdf
    發(fā)表于 07-03 02:04

    WiFi的十個(gè)常見誤解

    WiFi,但是其實(shí)際上是如何工作的卻并不為多數(shù)人所知。即使在IT專家圈中,關(guān)于WiFi網(wǎng)絡(luò)的某些事實(shí)也往往被誤解。下面就列舉業(yè)界關(guān)于WiFi的常見誤解。
    發(fā)表于 07-10 06:48

    擴(kuò)展示波器用途的十個(gè)技巧速看

    本文將介紹擴(kuò)展示波器用途的十個(gè)技巧,它們可以幫助你節(jié)省時(shí)間,并使成為公司的DSO專家。
    發(fā)表于 04-29 06:15

    開關(guān)電源技術(shù)的十個(gè)關(guān)注點(diǎn)

    開關(guān)電源的相關(guān)知識(shí)學(xué)習(xí)教材資料——開關(guān)電源技術(shù)的十個(gè)關(guān)注點(diǎn)
    發(fā)表于 09-20 15:44 ?0次下載

    濾波器技術(shù)的十個(gè)概念

    濾波器僅允許特定的頻率或頻帶通過,是射頻設(shè)計(jì)者的基本工具之一,幾乎所有射頻項(xiàng)目都會(huì)涉及到濾波器。下面這十個(gè)概念,射頻工程師肯定全知道,看看有不熟悉的嗎?
    發(fā)表于 11-22 10:39 ?1607次閱讀

    實(shí)施MES系統(tǒng)能為企業(yè)解決的十個(gè)問題資料分析

    實(shí)施MES系統(tǒng)能為企業(yè)解決的十個(gè)問題
    發(fā)表于 01-04 15:50 ?7次下載

    十個(gè)問題帶你了解和掌握java HashMap

    本文檔內(nèi)容介紹了十個(gè)問題帶你了解和掌握java HashMap及源代碼,供參考
    發(fā)表于 03-12 15:41 ?0次下載

    程序員需要知道十個(gè)操作系統(tǒng)的概念

    知道二進(jìn)制嗎?能理解機(jī)器語言嗎?假如給你一張全是0或1的表格能理解是啥意思嗎?假如你要去一個(gè)
    發(fā)表于 05-15 18:08 ?1次下載
    程序員需要<b class='flag-5'>知道</b>那<b class='flag-5'>十個(gè)</b>操作系統(tǒng)的<b class='flag-5'>概念</b>

    濾波器的十個(gè)基礎(chǔ)概念詳細(xì)說明

    濾波器僅允許特定的頻率或頻帶通過,是射頻設(shè)計(jì)者的基本工具之一,幾乎所有射頻項(xiàng)目都會(huì)涉及到濾波器。下面這十個(gè)概念,射頻工程師肯定全知道,看看有不熟悉的嗎?
    發(fā)表于 09-30 10:44 ?0次下載
    濾波器的<b class='flag-5'>十個(gè)</b>基礎(chǔ)<b class='flag-5'>概念</b>詳細(xì)說明

    人臉識(shí)別的十個(gè)技術(shù)概念詳解資料下載

    電子發(fā)燒友網(wǎng)為提供人臉識(shí)別的十個(gè)技術(shù)概念詳解資料下載的電子資料下載,更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料,希望可以幫助到廣大的電子工程師們。
    發(fā)表于 04-18 08:42 ?28次下載
    人臉識(shí)別的<b class='flag-5'>十個(gè)</b>技術(shù)<b class='flag-5'>概念</b>詳解資料下載

    部署無線AP的十個(gè)注意事項(xiàng)

    部署無線AP的十個(gè)注意事項(xiàng)
    發(fā)表于 10-09 14:21 ?6次下載

    接口調(diào)用并發(fā)執(zhí)行十個(gè)任務(wù)總結(jié)

    個(gè)接口調(diào)用時(shí),接收到一個(gè)列表,十個(gè)元素,需要并發(fā)執(zhí)行十個(gè)任務(wù),每個(gè)任務(wù)都要返回執(zhí)行的結(jié)果和異常,然后對(duì)返回的結(jié)果裝填到一個(gè)切片列表里,統(tǒng)一
    的頭像 發(fā)表于 11-15 10:37 ?671次閱讀