隨著大規(guī)模集成電路的集成度空前提高,特別是專(zhuān)用集成電路ASIC的廣泛應(yīng)用,芯片的引腳正朝著多引腳、細(xì)間距方向發(fā)展。QFP((Quad Flat Package,方形扁平封裝)是專(zhuān)為小引腳間距表面組裝IC而研制的新型封裝形式。QFP是適應(yīng)IC容量增加、I/O數(shù)量增多而出?,F(xiàn)的封裝形式,目前已被廣泛使用,常見(jiàn)的有門(mén)陣列的ASIC器件。
QFP封裝體外形尺寸規(guī)定,必須使用5mm和7mm的整數(shù)倍,到40mm為止。OFP的引腳是用合金制作的,隨著引腳數(shù)增多,引腳厚度、寬度變小,J形引腳封裝就很困難,因而OFP器件大多采用鷗翼形引腳,引腳中心距有1.0mm、0.8mm、0.6mm、0.5mm直至0.3mm等多種,引即數(shù)為44~160個(gè)。
QFP也有矩形和方形之分。引腳形狀有鷗翼形、J形和I形。J形引腳的QFP又稱為QFJ。QFP封裝結(jié)構(gòu)如圖所示。QFP封裝由于引腳數(shù)多、接觸面較大,因而具有較高的焊接強(qiáng)度,但在運(yùn)輸、儲(chǔ)存和安裝中,引腳易折彎和損壞,使封裝引腳的共面度發(fā)生改變,影響元器件引腳的共面焊接,因而在使用中要特別注意。按有關(guān)規(guī)定,元器件引腳的共面性誤差不能大于0.1mm,即各引腳端和基板的間隙差至少要小于0.1mm。
多引腳、細(xì)間距的QFP在組裝時(shí)要求貼片機(jī)具有高精度,確保引腳和電路板上焊盤(pán)圖形對(duì)準(zhǔn),同時(shí)還應(yīng)配各圖形識(shí)別系統(tǒng),在貼裝前對(duì)每塊QFP器件進(jìn)行外形識(shí)別,判斷元器件引出線的完整性和共面性,以便把不合格的元器剔除,確保各引腳的焊點(diǎn)質(zhì)量。
方形封裝對(duì)許多用戶很有吸引力。方形封裝的主要優(yōu)點(diǎn)在于它能使封裝具有高密度,例如,引腳中心距同樣是0.6mm的方形時(shí)裝和PLCC封裝相比,方形封裝器件內(nèi)部的互連數(shù)超過(guò)PLCC的兩倍。
方形封裝也有某些局限性。在運(yùn)輸、操作和安裝時(shí),引腳易損壞,引腳共面度易發(fā)生畸變,尤其是角處的引腳更易損壞,且薄的本體外形易碎裂。在裝運(yùn)中,把每只封裝放入相應(yīng)的載體中,從而把引腳保護(hù)起來(lái),這使得成本顯著増加。
-
集成電路
+關(guān)注
關(guān)注
5425文章
12060瀏覽量
368463 -
asic
+關(guān)注
關(guān)注
34文章
1246瀏覽量
122386 -
封裝
+關(guān)注
關(guān)注
128文章
8677瀏覽量
145478
發(fā)布評(píng)論請(qǐng)先 登錄
集成電路封裝技術(shù)專(zhuān)題 通知
集成電路芯片封裝技術(shù)的形式與特點(diǎn)
PCB集成電路封裝知識(shí)全解析

集成電路是什么_集成電路封裝_集成電路的主要原材料
一文解讀集成電路的工作原理(集成電路的組成及封裝形式)
一文看懂集成電路與主板的關(guān)系
集成電路優(yōu)缺點(diǎn)
集成電路的封裝形式和集成電路電路圖的看圖方法說(shuō)明
4種集成電路封裝形式的詳細(xì)介紹
集成電路的優(yōu)缺點(diǎn)有哪些
igbt的優(yōu)缺點(diǎn)介紹
專(zhuān)用集成電路優(yōu)缺點(diǎn)有哪些
專(zhuān)用集成電路的定義、分類(lèi)、設(shè)計(jì)流程、應(yīng)用領(lǐng)域以及優(yōu)缺點(diǎn)
專(zhuān)用集成電路優(yōu)缺點(diǎn)有哪些方面 專(zhuān)用集成電路包括什么設(shè)備和器件
集成電路的封裝形式介紹

評(píng)論