地平面如何降低PCB中的噪聲？在本技術(shù)文章中了解更多信息。

為什么在PCB設(shè)計(jì)中盡可能使用地平面？接地平面減小了信號(hào)返回路徑的電感。反過來，這可以最大限度地減少瞬態(tài)接地電流產(chǎn)生的噪聲。

在本文中，我們將討論信號(hào)路徑如何在多層PCB上工作以及返回路徑電感的概念。

信號(hào)選擇最小阻抗路徑

考慮一個(gè)雙層電路板，如圖1所示。底層是接地層，電流源是連接到頂層的U形跡線。頂層跡線通過VIA1和VIA2連接到底層。

圖1。圖片由ADI公司提供。

首先，如圖所示在圖2中，DC電流注入頂層跡線。

圖2。圖片由ADI公司提供。

電流沿著U形跡線下降。然后，通過VIA1，它到達(dá)地平面。地平面的哪一部分將電流傳回VIA2？我們可以將地平面設(shè)想為無限數(shù)量的并行的窄軌跡。電流將選擇具有相對(duì)較小阻抗的跡線。由于從VIA1到VIA2的直接路徑最短并且電阻最小，因此大部分電流將流過該路徑。當(dāng)我們離開這條阻力最小的路徑時(shí)，電流密度會(huì)迅速下降。

現(xiàn)在，我們假設(shè)我們將一個(gè)交流電流注入U(xiǎn)形跡線。

它會(huì)不會(huì)采用相同的直流電流路徑？

直流電流采用阻抗最?。ɑ蜃钚‰娮瑁┑穆窂健?duì)于AC電流，阻抗取決于路徑的電阻和電感。雖然最短路徑提供最小電阻，但它不一定提供最小電感。路徑的電感取決于電流產(chǎn)生的環(huán)路面積。圖3顯示了信號(hào)跟蹤及其返回路徑創(chuàng)建的示例電流環(huán)路。如果由電流產(chǎn)生的環(huán)路面積增加，則電感將按比例增加。

圖3。圖片由ADI公司提供。

例如，紅色返回路徑在圖4中，創(chuàng)建了一個(gè)比綠色路徑更大的循環(huán)。因此，在這兩條路徑之間，AC電流通過綠色路徑，其具有較小的電感。對(duì)于路徑的總阻抗，我們實(shí)際上應(yīng)該考慮電阻和電感。然而，隨著AC信號(hào)的頻率增加，電感對(duì)路徑阻抗的貢獻(xiàn)最終變得大于電阻的數(shù)量級(jí)。因此，如圖4所示，高頻返回電流將直接在U形跡線下方流動(dòng)，以最小化環(huán)路面積（為簡單起見，我們忽略了路徑電阻）。當(dāng)我們?cè)诘仄矫嫔线h(yuǎn)離這條路徑時(shí)，電流密度會(huì)迅速下降。

圖4。圖片由ADI公司提供

對(duì)于上面的例子，我們有一個(gè)可以設(shè)想為無限多個(gè)窄平行路徑的地平面。返回電流流過那些使阻抗最小化的路徑。使用雙層電路板，我們買不起地平面。在這種情況下，我們可能有一條軌道（而不是一個(gè)平面）用于返回電流。即使電流可能表現(xiàn)出很大的電感，也要強(qiáng)制電流經(jīng)過這條路徑。對(duì)于雙層電路板的一些關(guān)鍵信號(hào)走線（例如時(shí)鐘信號(hào)），我們可以路由適當(dāng)?shù)姆祷芈窂?，但我們不能?duì)電路板上的所有走線執(zhí)行此操作。我們?nèi)绾谓档碗p面電路板上所有走線的電流路徑電感？我們將很快討論雙層電路板的高效接地系統(tǒng)，但在此之前，我們先簡要介紹接地路徑電感增加電路板噪聲的機(jī)制。

為什么返回路徑電感很重要？

通過將電感器與電路原理圖的接地串聯(lián)，可以得到一個(gè)簡單的返回路徑電感模型。一個(gè)例子如圖5所示。假設(shè)門1的輸出從邏輯高變?yōu)檫壿嫷汀＿@將通過接地路徑釋放存儲(chǔ)在C STRAY 中的電荷。考慮到今天的快速邏輯門，放電將在很短的時(shí)間內(nèi)完成（Δ t ）。放電電流將流過接地電感。如果通過電感的電流在邏輯轉(zhuǎn)換期間改變?chǔ)?I ，則邏輯門的地將反彈$ V = L \ frac {ΔI} {Δt} $$。/p>

在這種情況下，處于邏輯低電平的柵極輸出（圖4中的柵極2）將經(jīng)歷噪聲電壓脈沖。如果足夠大，這個(gè)噪聲電壓可能會(huì)導(dǎo)致柵極4輸出端產(chǎn)生不必要的轉(zhuǎn)換。

此外，如圖4所示，接地噪聲電壓可以耦合到離開PCB的電纜。作為天線，這些電纜會(huì)輻射并引起EMC問題。

圖5顯示了另一種有趣的機(jī)制，接地電感可能會(huì)導(dǎo)致問題。當(dāng)柵極1的輸出從邏輯高轉(zhuǎn)變?yōu)檫壿嫷蜁r(shí)，柵極1內(nèi)的晶體管將雜散電容連接到由接地路徑產(chǎn)生的電感器。如果連接CSTRAY和地電感的晶體管呈現(xiàn)小電阻，則會(huì)產(chǎn)生高Q串聯(lián)諧振電路。這可能導(dǎo)致邏輯門轉(zhuǎn)換具有相當(dāng)大的振鈴。如果我們不能充分降低接地電感，我們可能需要在柵極輸出端串聯(lián)一個(gè)電阻（例如51Ω）來抑制振鈴。

圖5.圖片由電磁兼容工程提供。

上述噪聲機(jī)制表明，在設(shè)計(jì)PCB時(shí)，接地路徑電感至關(guān)重要。如前所述，多層板允許我們具有堅(jiān)固的接地層，這可以顯著降低接地電感。但是，對(duì)于雙面電路板，我們必須采用其他技術(shù)來實(shí)現(xiàn)低電感接地系統(tǒng)。