99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

不同的走線層,一樣的STUB

PCB線路板打樣 ? 來源:pcb論壇網(wǎng) ? 作者:pcb論壇網(wǎng) ? 2020-01-13 17:36 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

N年的寶貴經(jīng)驗告訴我們,遇到過孔stub時,最好辦法就是器件在表層走線靠下層,器件在底層走線就靠上層,這樣能把stub降到最低。但是,有沒有這樣一種情況,你們覺得無論走哪一層都覺得不能把stub降得很低的情況呢?

恩,還真有這么一種操作,而且其實我們還見得不少。在比較理想的器件布局下,我們喜歡把高速信號的收發(fā)芯片都放在同一面,要么都是表層,要么都是底層。原因很簡單,這樣的話我們從表層的pin打孔到內(nèi)層走線時,只要我們走到了靠下的層(以器件放表層說明,如果是放底層則相反哈),這樣兩個過孔就都會是比較短的過孔stub,有利于提高信號傳輸質(zhì)量。而且不要老是動不動就提要背鉆這事嘛,能保證質(zhì)量的同時又可以簡單快捷的省成本和加工流程這種好事,相信誰都不會拒絕吧?

但是,有的高速信號卻不能做到兩個器件都放在正面,看起來好像顯得我們不重視這些高速走線似的。大家是不是覺得只要我們想優(yōu)先保證它們的傳輸?shù)脑?,就肯定輕松的做到先把它們都放在表層是吧?有的東西連臣妾都不能保證啊,更何況PCB工程師呢?例如,其中一個器件是雙面都有高速走線的pin……

其實這樣的器件是有的,而且應用很廣泛,其中一種就是我們今天的主人公,PCIE金手指。在我們很多PCIE子卡設計中,都會遇到它。它的封裝就是雙面的焊盤結(jié)構(gòu)。這樣的PCIE信號我們最近接觸非常多,主要就是應用在現(xiàn)在很火的人工智能領(lǐng)域上。

像上圖高亮的TX鏈路(怎么分的TX還是RX?看看電容唄)是在底層,而我們的主芯片放在表層,那我們的內(nèi)線走線好像走到哪一層就是不能達到放同一面時的效果,無論是放在靠上層還是靠下層,都會有其中一個過孔有很長的stub。這時能夠想象PCB工程師的心情就好像下圖的情況一樣矛盾……

在說完了前面的鋪墊之后,再說說本文想描述的案例。該信號走的是PCIE3.0的協(xié)議(8Gbps),板厚是2.0mm。在第一版中,客戶為了省成本,問我們能不能不背鉆處理,然后我們高速先生也不是動不動就叫客戶背鉆的,因為經(jīng)過驗證之后,認為把走線走到靠下層時,長過孔的stub大概在60mil左右,對于8Gbps的信號仍在可以接受的范圍??蛻粢矐阎鴮⑿艑⒁傻男膽B(tài)投了板,不過還好沒等多久,回板之后客戶進行了PCIE的測試(子卡插到base進行測試),發(fā)現(xiàn)真的是OK的哦,傳輸沒有問題。

一切都沒什么問題之后,后面客戶又開始了第二版,其他走線有一些改動,PCIE這部分原理圖沒有改動。本來按說PCIE直接copy就好了,但是由于靠下面的走線需要讓給更高速的信號,因此無法繼續(xù)按照上一版靠底層走線。這時PCB工程師想到反正都會有一個長的過孔stub,影響應該是一樣的,因此就把走線放在和下層對稱的上層去走,于是就第二版的鏈路變成了這樣(由于后面要對比兩者的區(qū)別,因此我們用同一條鏈路不同走線層來對比會更有說服力)。

這就是前面說到,無論靠上還是靠下都會有一個長的過孔stub無法避免。其實乍一看,感覺應該是一樣的,因為還是有一個長的和一個短的過孔stub的影響。事實上是這樣嗎?

我們把兩種情況進行仿真對比一下,他們的傳輸損耗有非常驚人的結(jié)論,那就是真的就是一樣的。如下所示:高速先生們再三確認后。確定真的是有兩根曲線,真的一模一樣哈。紅的曲線被綠的覆蓋了……

后面想了一下,其實一樣也是對的。對于這種線性時不變系統(tǒng)而言。事實上他們就應該是一樣的。理論不想過多解釋哈,對于這種名詞大家感興趣再去搜搜哈。簡單來說就是從最后接收來看,首先時間是一樣的,然后stub一樣的情況下是不care長stub和短stub的順序,能量經(jīng)過振蕩傳輸?shù)浇邮斩说臅r候就是一樣的。那看起來這種case下走靠上還是靠下層真沒有影響?

很多時候當你有一個認為正確的結(jié)論時,往往需要經(jīng)得住很多人的敲打。例如有同事就提出,要不給他們賦了收發(fā)模型看看眼圖是不是也一樣?好,這個主意非常好,因為對于很多人來說,S參數(shù)遠沒有時域的波形或者眼圖直觀,于是我們加入收發(fā)模型進行仿真后,就立馬把這個結(jié)論推翻了……

突然發(fā)現(xiàn)原有差距會那么大,眼高居然差了50多mV。兩者看起來波形都不錯,但是在PCIE鏈路中,這個只是子卡部分,插上base板后接收裕量就肯定很小了,所以這個已經(jīng)是一個很大的差距了。

在驚訝之余我們再回頭看看這兩條鏈路的回波損耗,終于發(fā)現(xiàn)了不一樣的地方。

從回波損耗來看,版本一的結(jié)果的確會比版本二要好。這就是導致眼圖有差異的原因了。所以對于這種始終會存在過孔stub的情況下,我們走線層的選擇其實會影響很大,不能再按照傳統(tǒng)的單純靠下層或者靠上層來走了,這時候必須具體問題具體分析哈。

責任編輯:ct

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4368

    文章

    23492

    瀏覽量

    409718
  • 華強pcb線路板打樣
    +關(guān)注

    關(guān)注

    5

    文章

    14629

    瀏覽量

    43929
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    屏蔽網(wǎng)線與非屏蔽網(wǎng)線徑粗細一樣

    屏蔽網(wǎng)線與非屏蔽網(wǎng)線在相同規(guī)格和用途下,徑粗細通常是一樣的,但實際徑可能因屏蔽設計、導體規(guī)格及制造工藝差異而略有不同。以下為具體分析:
    的頭像 發(fā)表于 06-30 17:10 ?134次閱讀

    別蒙我,PCB板上這幾對高速怎么看我都覺得一樣!

    工程師,你們覺得下面兩對表層的高速,長度完全一樣,性能會有區(qū)別嗎? 沒有過孔,就是表層的差分走,乍看,還真沒什么不
    發(fā)表于 06-09 14:34

    allegro軟件命令下參數(shù)不顯示如何解決

    在PCB設計中,命令是頻繁使用的功能之。執(zhí)行走命令后,通常會在Options面板中顯示線寬、、角度等設置選項,用于調(diào)整
    的頭像 發(fā)表于 06-05 09:30 ?502次閱讀
    allegro軟件<b class='flag-5'>走</b><b class='flag-5'>線</b>命令下參數(shù)不顯示如何解決

    機柜配線架的方式

    機柜配線架的方式是網(wǎng)絡布線工程中的關(guān)鍵環(huán)節(jié),直接影響機房管理效率、設備散熱性能和后期維護便利性。合理的設計需要兼顧功能性、美觀性和可擴展性,以下從規(guī)劃原則、
    的頭像 發(fā)表于 04-28 10:44 ?497次閱讀
    機柜配線架的<b class='flag-5'>走</b><b class='flag-5'>線</b>方式

    PCB,盲目拉線,拉了也是白拉!

    是: i. 加大平行布線的間距,遵循3W規(guī)則; ii. 在平行線間插入接地的隔離線 iii. 減小布線與地平面的距離。 3、 布線的般規(guī)則要求 a) 相鄰平面方向成正交結(jié)構(gòu)。避
    發(fā)表于 03-06 13:53

    揭秘PCB設計黑洞:仿真視角下挑戰(zhàn),工程師與PCB設計師必看!

    問題,那么5dB的設計和10dB的設計我們可以認為都是一樣的。但是射頻信號則不是,射頻測試出來衰減是2dB,那它就是比測出來2.5dB要好。衰減大了,對射頻信號的接收就是會變差。因此射頻信號不存在
    發(fā)表于 02-17 14:41

    高速信號越短越好嗎為什么

    在高速數(shù)字電路設計中,信號的長度是個至關(guān)重要的考量因素。隨著數(shù)據(jù)傳輸速率的不斷提升,信號完整性、時序準確性和系統(tǒng)可靠性等方面的挑戰(zhàn)也隨之增加。本文將深入探討高速信號線長度優(yōu)化的
    的頭像 發(fā)表于 01-30 15:56 ?758次閱讀

    PCB設計中的Stub天線對信號傳輸?shù)挠绊?/a>

    在PCB設計中,Stub(也稱為短樁或殘樁)對信號傳輸有以下幾個主要影響:1.容性效應導致的阻抗偏低:Stub會導致容性效應,使得阻抗偏低,影響信道的阻抗
    的頭像 發(fā)表于 12-24 17:21 ?1324次閱讀
    PCB設計中的<b class='flag-5'>Stub</b>天線對信號傳輸?shù)挠绊? />    </a>
</div>                              <div   id=

    PCB設計中的Stub對信號傳輸?shù)挠绊?/a>

    PCB設計中應盡量減少Stub的存在,或者在無法完全避免Stub的情況下,通過優(yōu)化Stub的長度和幾何形狀來降低它們對信號的影響。
    的頭像 發(fā)表于 12-20 18:28 ?215次閱讀
    PCB設計中的<b class='flag-5'>Stub</b>對信號傳輸?shù)挠绊? />    </a>
</div>                              <div   id=

    是否存在有關(guān) PCB 電感的經(jīng)驗法則?

    都有定的電感,但您知道PCB中的電感對電氣行為有何影響嗎?PCB中的不同導體系統(tǒng)需要具有特定的線寬度,這將決定
    的頭像 發(fā)表于 12-13 16:54 ?2859次閱讀
    是否存在有關(guān) PCB <b class='flag-5'>走</b><b class='flag-5'>線</b>電感的經(jīng)驗法則?

    每次Vivado編譯的結(jié)果都一樣

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1240次閱讀
    每次Vivado編譯的結(jié)果都<b class='flag-5'>一樣</b>嗎

    封裝一樣的磁棒電感能通用嗎

    電子發(fā)燒友網(wǎng)站提供《封裝一樣的磁棒電感能通用嗎.docx》資料免費下載
    發(fā)表于 10-28 11:15 ?0次下載

    背鉆設計時要優(yōu)先保證哪項,STUB長度真的是越短越好嗎

    PCB采用 薄的介質(zhì)好些。 有無stub比較可知,stub增加了電容效應,增加了信號的衰減,因此盡量在頂層,如果中間層換
    發(fā)表于 09-09 15:28

    網(wǎng)線內(nèi)的每對雙絞線絞緊度一樣

    網(wǎng)線內(nèi)的每對雙絞線的絞緊度(或稱為絞距)通常是不一樣的。這種設計主要是為了降低對之間的串擾和干擾,提高信號傳輸?shù)馁|(zhì)量。 在網(wǎng)線中,雙絞線由兩根絕緣的銅導線相互纏繞而成,這種纏繞方式本身就具有抗干擾
    的頭像 發(fā)表于 09-02 10:37 ?1181次閱讀

    蛇形設計在電路板布線中的秘密

    站式PCBA智造廠家今天為大家講講蛇形設計在電路板布線中有什么用?蛇形設計在電路板布線中的作用。電路板設計中,布線方式的選擇對于整
    的頭像 發(fā)表于 08-20 09:18 ?765次閱讀