PCB繪圖時(shí)，使用ERC出現(xiàn)“Multiple Net Identifiers”錯(cuò)誤提示：

解決辦法：可能是由于不同的網(wǎng)絡(luò)標(biāo)號(hào)連在了一起，或同一根連線上給了不同的網(wǎng)絡(luò)標(biāo)號(hào)。

如果為單張?jiān)韴D，在圖上查找?guī)в绣e(cuò)誤標(biāo)號(hào)的位置即可；為多張?jiān)韴D時(shí)，要查找所有圖；尤其是多層原理圖時(shí)，很有可能錯(cuò)誤是在子圖中。

1.原理圖常見錯(cuò)誤：

（1）ERC報(bào)告管腳沒有接入信號(hào)。

a. 創(chuàng)建封裝時(shí)給管腳定義了I/O屬性。譬如，把輸入端口和輸出端口連在一起就會(huì)報(bào)錯(cuò)。其實(shí)，若不用protel做電路仿真，就無需對(duì)管腳的I/O屬性進(jìn)行定義。

b. 建元件或放置元件時(shí)修改了不一致的grid屬性，管腳與線沒有連上。

c. 建元件時(shí)pin方向反向，必須非pin name端連線。

（2）ERC報(bào)告重復(fù)的網(wǎng)絡(luò)標(biāo)號(hào)（Error： Multiple Net Identifiers）。

可能是由于不同的網(wǎng)絡(luò)標(biāo)號(hào)連在了一起，或同一根連線上給了不同的網(wǎng)絡(luò)標(biāo)號(hào)。需要注意的是，PROTEL指出的錯(cuò)誤處不一定是真正的錯(cuò)誤處，也可能錯(cuò)在其他的原理圖上（若是層次電路圖時(shí)）

（3）元件跑到圖紙界外：沒有在元件庫圖表紙中心創(chuàng)建元件。

（4）創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb：生成netlist時(shí)沒有選擇為global。

（5）當(dāng)使用自己創(chuàng)建的多部分組成的元件時(shí)a，千萬不要使用annotate。

2.PCB中常見錯(cuò)誤：

（1）網(wǎng)絡(luò)載入時(shí)報(bào)告NODE或FootPrint沒有找到。

a. 在裝載網(wǎng)絡(luò)表時(shí)，事先沒有加載對(duì)應(yīng)的PCB封裝庫。

b. 原理圖中的元件使用了pcb庫中沒有的封裝。

c. 原理圖中的元件使用了pcb庫中名稱不一致的封裝。

d. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管：sch中pin number 為e，b，c， 而pcb中為1，2，3；二極管：sch中pin number 為a，k，而pcb中為1，2，改成一致就可以了。

（2）在PCB中導(dǎo)入元器件后，發(fā)現(xiàn)個(gè)別器件不在顯示屏范圍內(nèi)，即時(shí)縮小圖紙顯示比例，也看不到，這往往是因?yàn)樵趧?chuàng)建PCB元器件封裝時(shí)沒有設(shè)定參考點(diǎn)所致，一般地，“set

reffrence”到“pin 1”即可。

3. 復(fù)制局部ProtelSch原理圖，想把它貼到Word里方法如下（針對(duì)protel 99，protel dxp應(yīng)可以類比，未試過）：

tools-preferences-graphical editing:add template to clipboard的選項(xiàng)，去掉它就可以了。

4. 關(guān)于走線寬度

系統(tǒng)默認(rèn)走線為10mil，一般可以設(shè)到8mil，再細(xì)的話（如低于6mil），一般性的小電路板廠家就不能制造了，找大廠做成本就高，具體情況具體衡量。注：100mil（英制）=2.54mm（公制）。

責(zé)任編輯：ct