顯然，無論是功能豐富的高端工具還是基本的入門級(jí)工具，常年使用同一種EDA工具都能提高效率。人們往往會(huì)習(xí)慣于自己所用的PCB設(shè)計(jì)工具，接受該工具的所有優(yōu)缺點(diǎn)。但是，隨著技術(shù)的快速發(fā)展，我們應(yīng)當(dāng)考慮做出改變，采用最新的技術(shù)方法，從而取得更好的結(jié)果。在本期中，筆者將重點(diǎn)討論阻礙PCB設(shè)計(jì)流程的生產(chǎn)率問題。

到目前為止，PCB設(shè)計(jì)工具的選擇仍然局限于高端企業(yè)級(jí)解決方案或是入門級(jí)桌面解決方案。前者較為昂貴且因延長(zhǎng)了學(xué)習(xí)和設(shè)置時(shí)間而導(dǎo)致成本的增加；后者雖然容易上手，但功能有限并且容易出錯(cuò)。Mentor Graphics的新PADS Professional可提供這兩種解決方案的最佳版本，完美解決這一問題。PADS Professional以久經(jīng)驗(yàn)證的Xpedition技術(shù)為基礎(chǔ)，注重易于獲取、易于使用和性價(jià)比高等特點(diǎn)，并且仍然包含當(dāng)今設(shè)計(jì)人員進(jìn)行最復(fù)雜的設(shè)計(jì)所需的全部功能。

通常，基于高速計(jì)算機(jī)的設(shè)計(jì)采用兩次或三次迭代進(jìn)行工作產(chǎn)品開發(fā)。但是，現(xiàn)在的產(chǎn)品生命周期都非常短，因此上市時(shí)間才是關(guān)鍵所在。依據(jù)您的研發(fā)投入，一次電路板迭代也可能代價(jià)高昂。我們不應(yīng)只考慮工程設(shè)計(jì)時(shí)間，還要考慮產(chǎn)品上市延遲所造成的成本。若錯(cuò)失機(jī)會(huì)，您的公司即使沒有失去全部市場(chǎng)份額，也可能損失數(shù)十萬美元。

在之前的專欄（板級(jí)仿真和PCB設(shè)計(jì)流程簡(jiǎn)介）中，筆者曾提到過，若在設(shè)計(jì)周期中采用仿真，將能大幅降低開發(fā)成本。相比在大規(guī)模生產(chǎn)后進(jìn)行更改，在設(shè)計(jì)流程初期進(jìn)行設(shè)計(jì)更改的成本要低得多。更改成本隨著開發(fā)時(shí)間的增加而增加。

基本上，設(shè)計(jì)更改可以分為生產(chǎn)前修改和生產(chǎn)后修改。生產(chǎn)前更改通常發(fā)生在概念、設(shè)計(jì)、樣機(jī)制作或測(cè)試階段。生產(chǎn)后更改則發(fā)生在產(chǎn)品投入生產(chǎn)時(shí)，或者甚至是在產(chǎn)品上市后。越晚進(jìn)行更改，修復(fù)問題的代價(jià)就越大。虛擬原型的優(yōu)勢(shì)在于，它可在設(shè)計(jì)流程初期發(fā)現(xiàn)問題，因此能及時(shí)進(jìn)行更正，以免其演變?yōu)橹卮髥栴}。

多年來，入門級(jí)工具讓我們可以快速進(jìn)行設(shè)計(jì)以及構(gòu)建原型，其中一些是基于芯片供應(yīng)商的參考設(shè)計(jì)進(jìn)行的。遺憾的是，這種日子已一去不復(fù)返，開發(fā)團(tuán)隊(duì)發(fā)現(xiàn)，他們需要采用分析工具，以在發(fā)布前對(duì)其設(shè)計(jì)進(jìn)行驗(yàn)證。他們無法將這些參考設(shè)計(jì)應(yīng)用于實(shí)際的操作環(huán)境中。因?yàn)椋@些設(shè)計(jì)通常由具有高學(xué)歷水平、但缺乏可性或可制造性設(shè)計(jì)意識(shí)及真實(shí)體驗(yàn)的研發(fā)團(tuán)隊(duì)打造。

當(dāng)今設(shè)計(jì)環(huán)境中，隨著每項(xiàng)新技術(shù)的采用，多個(gè)快速上升時(shí)間信號(hào)以越來越快的速度進(jìn)行傳遞，這種在線設(shè)計(jì)、查找并修復(fù)的方法在這樣的環(huán)境中顯得尤為重要。我們無需再構(gòu)建原型、進(jìn)行測(cè)試、然后對(duì)必要之處做出修改。包括信號(hào)和電源完整性、熱分析、DFM和三維干擾驗(yàn)證等在內(nèi)的虛擬原型，不僅可以減少改版次數(shù)，而且對(duì)于設(shè)計(jì)效率也至關(guān)重要。圖1顯示的即為三維干擾驗(yàn)證。我們可以設(shè)置三維間距，然后三維間距檢查即可顯示違規(guī)情況，并自動(dòng)放大所選設(shè)計(jì)不妥之處。

圖 1：三維干擾驗(yàn)證。

若使用入門級(jí)工具，往往要擁有一定技能的工程師和PCB設(shè)計(jì)人員方能檢測(cè)出設(shè)計(jì)流程中出現(xiàn)的潛在問題。但是，現(xiàn)在需要約束驅(qū)動(dòng)型、“設(shè)計(jì)即正確”的方法來進(jìn)行復(fù)雜設(shè)計(jì)。創(chuàng)建好規(guī)則后，下游工具將遵循這些規(guī)則，并由各種設(shè)計(jì)規(guī)則檢查器 (DRC) 驗(yàn)證是否符合要求。

圖2說明了典型的約束規(guī)劃和高速DDR2與DDR3設(shè)計(jì)的定義。約束應(yīng)當(dāng)在原理圖級(jí)別進(jìn)行定義，并在Layout流程中一直沿用。這種方法的優(yōu)勢(shì)在于，工程師能準(zhǔn)確無誤地將其意圖傳遞給PCB設(shè)計(jì)人員。或者，獨(dú)立工程師（全程包辦的工程師）可以在整個(gè)設(shè)計(jì)流程中使用同樣的約束管理工具對(duì)約束進(jìn)行管理。另外，從之前已經(jīng)驗(yàn)證的設(shè)計(jì)中復(fù)用約束不僅可以確保應(yīng)用一致的規(guī)則，還可以最大限度地降低錯(cuò)誤率。

圖 2：原理圖級(jí)別的約束規(guī)劃。

網(wǎng)絡(luò)類用于組織和加快具有類似屬性的網(wǎng)絡(luò)的布線約束定義。對(duì)于每個(gè)網(wǎng)絡(luò)類，您可以定義允許布線的層、這些層對(duì)應(yīng)的走線寬度范圍，以及允許的過孔類型。對(duì)于差分對(duì)，可以根據(jù)計(jì)算的阻抗定義層相關(guān)的差分對(duì)間距，以確保各層之間的阻抗一致。

在設(shè)計(jì)流程的早期階段對(duì)網(wǎng)絡(luò)類和約束類進(jìn)行正確的分組和定義，可顯著簡(jiǎn)化約束的定義和管理。分組約束可提高PCB設(shè)計(jì)效率，縮短設(shè)計(jì)時(shí)間，以及最終降低PCB設(shè)計(jì)成本。

布線前仿真允許設(shè)計(jì)人員在設(shè)計(jì)流程的早期階段預(yù)測(cè)并消除信號(hào)和電源完整性、串?dāng)_和EMC問題。對(duì)于設(shè)計(jì)具有更少迭代的電路板而言，這種方法最具成本效益，而不用從布線后仿真開始更改。我們可以快速仿真復(fù)雜的互連場(chǎng)景，包括IC、傳輸線、連接器和無源元器件，以確定哪種場(chǎng)景最適合特定設(shè)計(jì)。

集成的“設(shè)計(jì)即正確”元器件庫(kù)還可確保在定義元件后，立即同步更新符號(hào)、單元和元件映射。這種方法消除了網(wǎng)表驅(qū)動(dòng)型設(shè)計(jì)模式中常見的導(dǎo)致設(shè)計(jì)迭代的主要因素。

除了使用信號(hào)和電源完整性分析工具外，大多數(shù)設(shè)計(jì)人員仍然憑眼力查找Layout中的多處不一致性。例如，HyperLynx DRC可以驗(yàn)證不易仿真的復(fù)雜設(shè)計(jì)規(guī)則，比如EMC約束。利用針對(duì)諸如跨越分割平面的走線、參考平面變化、屏蔽和過孔檢查等項(xiàng)目的DRC，我們可以快速檢測(cè)并更正可能在后期造成間歇性信號(hào)和電源完整性問題的問題。我們也可以自定義DRC，從而允許用戶為其可能手動(dòng)進(jìn)行的、以消除人為錯(cuò)誤的所有檢查創(chuàng)建約束。

如今，具有亞納秒級(jí)切換時(shí)間的高性能處理器采用具有高瞬態(tài)電流和高時(shí)鐘頻率的低直流電壓，以盡可能減少耗電和散熱。但是，快速上升時(shí)間、低輸出緩沖器阻抗和同步總線切換在電源和接地平面中形成了高瞬態(tài)電流。這反而會(huì)降低產(chǎn)品的性能和可靠性。在不良操作環(huán)境中也存在較高的熱失效風(fēng)險(xiǎn)。熱分析獨(dú)立于電源完整性分析，可以檢測(cè)熱點(diǎn)、過熱元器件以及可能使產(chǎn)品降級(jí)的其他散熱問題。其自身可運(yùn)行熱仿真或者通過直流壓降進(jìn)行協(xié)同仿真。單獨(dú)熱仿真考慮到了IC和其他元器件的散熱、環(huán)境氣流和環(huán)境溫度。另外，散熱/直流壓降協(xié)同仿真還包括經(jīng)過連接穩(wěn)壓器模塊 (VRM) 與DC Sink管腳模型的銅線的電流產(chǎn)生的熱量。

圖 3：導(dǎo)出到LineSim的DDR3存儲(chǔ)器地址網(wǎng)絡(luò)拓?fù)洹?/p>

當(dāng)然，采用當(dāng)今先進(jìn)布線技術(shù)可以帶來令人驚嘆的生產(chǎn)率提升，尤其是采用需要您高度注意細(xì)節(jié)的最新高速DDR4存儲(chǔ)器接口時(shí)。當(dāng)為所有關(guān)鍵信號(hào)設(shè)置定義的約束后，即可完成布線并進(jìn)行驗(yàn)證，所需時(shí)間大大少于手動(dòng)方法。

總之，使用虛擬原型，包括信號(hào)和電源完整性、熱分析、DFM和三維驗(yàn)證，現(xiàn)在對(duì)于減少設(shè)計(jì)迭代、滿足緊湊的日程以及保持領(lǐng)先的競(jìng)爭(zhēng)地位都非常重要。但是，成本會(huì)是多少呢？我們可以選擇能確實(shí)完成任務(wù)的企業(yè)解決方案；也可以考慮使用價(jià)格實(shí)惠的工具套件，不過這都無法提供處理最為苛刻的設(shè)計(jì)所需的所有必要工具。是否該考慮更高效的替代方案了呢？

要點(diǎn)：
? PCB 設(shè)計(jì)工具的選擇仍然局限于高端企業(yè)級(jí)解決方案或是入門級(jí)桌面解決方案。
? 通常，基于高速計(jì)算機(jī)的設(shè)計(jì)采用兩次或三次迭代進(jìn)行工作產(chǎn)品開發(fā)，既耗費(fèi)工程師的時(shí)間，又延遲了上市時(shí)間。
? 相比在大規(guī)模生產(chǎn)后進(jìn)行更改，在設(shè)計(jì)流程初期進(jìn)行設(shè)計(jì)更改的成本要低得多。
? 開發(fā)團(tuán)隊(duì)發(fā)現(xiàn)，他們需要采用分析工具，以在發(fā)布前對(duì)其設(shè)計(jì)進(jìn)行驗(yàn)證。
? 包括信號(hào)和電源完整性、熱分析、DFM 和三維干擾驗(yàn)證等在內(nèi)的虛擬原型，不僅可以減少改版次數(shù)，而且對(duì)于設(shè)計(jì)效率也至關(guān)重要。

圖 4：PCB 底部熱點(diǎn)的熱仿真。

? 若使用入門級(jí)工具，往往要擁有一定技能的工程師和 PCB 設(shè)計(jì)人員方能檢測(cè)出設(shè)計(jì)流程的潛在問題。需要約束驅(qū)動(dòng)型、“設(shè)計(jì)即正確”的方法來進(jìn)行復(fù)雜設(shè)計(jì)。
? 從之前已經(jīng)驗(yàn)證的設(shè)計(jì)中復(fù)用約束不僅可以確保應(yīng)用一致的規(guī)則，還可以最大限度地降低錯(cuò)誤率。
? 網(wǎng)絡(luò)類用于組織和加快具有類似屬性的網(wǎng)絡(luò)的布線約束定義。
? 設(shè)計(jì)人員仍然憑眼力查找Layout中的多處不一致性。但是，DRC工具可以驗(yàn)證不易仿真的復(fù)雜設(shè)計(jì)規(guī)則，比如EMC約束。
? 熱分析獨(dú)立于電源完整性分析，可以檢測(cè)熱點(diǎn)、過熱元器件以及可能使產(chǎn)品降級(jí)的其他散熱問題。
? 當(dāng)今先進(jìn)布線技術(shù)可以帶來令人驚嘆的生產(chǎn)率提升。