模擬和混合信號(hào)不連續(xù)系統(tǒng)的環(huán)路分析，例如PLL，delta-sigma轉(zhuǎn)換器，開(kāi)關(guān)電容濾波器，PWM放大器和開(kāi)關(guān) - 模式電源，提出了一個(gè)獨(dú)特的問(wèn)題。傳統(tǒng)方法依賴于模擬每個(gè)環(huán)路分量的低頻行為的線性模型網(wǎng)絡(luò)的交流分析。但線性模型并未反映原始組件的底層電路。你怎么知道模型是正確的并且結(jié)果是有意義的？

您經(jīng)常使用負(fù)反饋來(lái)控制流程的輸出。實(shí)例包括煉油廠的溫度和流量控制以及簡(jiǎn)單的運(yùn)算放大器。您可以使用負(fù)反饋電路來(lái)線性化某些非線性增益器件，例如音頻放大器;允許小信號(hào)控制大過(guò)程;提供一種倍頻方法，例如在PLL中;以及許多其他應(yīng)用程序。圖1a顯示了經(jīng)典的控制回路。

在理想的世界中，您永遠(yuǎn)不必?fù)?dān)心循環(huán)分析。不幸的是，你無(wú)法單獨(dú)獲得收益;所有組件都會(huì)導(dǎo)致延遲，這會(huì)導(dǎo)致理想的控制環(huán) - 純負(fù)反饋 - 變得明顯低于理想純正反饋。補(bǔ)償此問(wèn)題的最常用技術(shù)是在前向路徑中添加低通濾波器，以便在寄生延遲將環(huán)路相位驅(qū)動(dòng)至360°之前降低高頻信號(hào)分量的環(huán)路增益。

不幸的是，低通濾波器本身增加了90°的相移。因此，即使不存在其他寄生延遲，總環(huán)路相移為270°，在環(huán)路變得不穩(wěn)定之前僅留下90°。并且，實(shí)際上，控制回路僅需要30到45°的寄生偏移才能開(kāi)始表現(xiàn)出不可接受的行為。相位和增益裕度分析允許對(duì)此移位進(jìn)行適當(dāng)?shù)姆治龊脱a(bǔ)償。

相位和增益裕度分析是在寬工作范圍內(nèi)預(yù)測(cè)控制環(huán)行為的常用且可靠的方法。通過(guò)檢查控制回路帶寬內(nèi)的增益和相位，您可以準(zhǔn)確預(yù)測(cè)設(shè)計(jì)的閉環(huán)性能。同樣，通過(guò)檢查極限和環(huán)路帶寬之外的增益和相位，您可以準(zhǔn)確地預(yù)測(cè)環(huán)路的穩(wěn)定性。

您可以將這些技術(shù)擴(kuò)展到增益和相位裕度分析系列檢查非線性系統(tǒng)的行為。此外，此方法產(chǎn)生的結(jié)果與您在原型設(shè)計(jì)期間從測(cè)試儀器（如網(wǎng)絡(luò)和頻率響應(yīng)分析儀）獲得的結(jié)果類似。由于這些原因和其他原因，相位和增益裕度分析是控制回路設(shè)計(jì)的一個(gè)很好的工具。

測(cè)量增益和相位裕度

執(zhí)行循環(huán)分析的傳統(tǒng)方法是在某個(gè)方便的位置打破循環(huán)，用1級(jí)交流電源驅(qū)動(dòng)循環(huán)，并執(zhí)行標(biāo)準(zhǔn)交流分析（圖1b）。

然而，這種方法僅適用于低增益或完全理想的系統(tǒng)，其中環(huán)路可以可靠地偏置到其線性區(qū)域。如果您的任何型號(hào)包括直流偏移（例如輸入偏移電壓）和飽和極限（例如有限輸出電壓），則幾乎不可能使電路偏置，使得所有模型都保持在其線性范圍內(nèi)。

您可以應(yīng)用多種技術(shù)來(lái)解決此問(wèn)題。一種技術(shù)是用大電感閉合環(huán)路，并通過(guò)高值電容將交流電源耦合到環(huán)路。在直流時(shí)，電感器閉合回路，電容器從電路中移除交流電源。然后電感基本上打開(kāi)環(huán)路，電容器連接在交流電源中。

另一種技術(shù)是用交流電阻斷開(kāi)環(huán)路，交流電阻是Mentor的Eldo模擬仿真器的標(biāo)準(zhǔn)組件。您可以將此器件設(shè)置為具有極低的直流電阻和極高的交流電阻。如果您使用HDL-A或VHDL-AMS進(jìn)行編碼，也可以創(chuàng)建類似的設(shè)備。

然而，由于模擬環(huán)境為您提供了自由，打開(kāi)循環(huán)的最通用方法是放置刺激源與循環(huán)串聯(lián)在一個(gè)方便的點(diǎn)，以打破循環(huán)（圖1c）。然后，您可以設(shè)置直流幅度為零且任何方便值的交流幅度的刺激。通過(guò)這種方式，您可以使直流環(huán)路短路，以便它可以找到一個(gè)穩(wěn)定的工作點(diǎn)，并且環(huán)路在零以上打開(kāi)并提供環(huán)路擾動(dòng)。

然后，您可以測(cè)量環(huán)路周圍任何位置的增益和相位通過(guò)將測(cè)量點(diǎn)的復(fù)雜交流結(jié)果除以參考點(diǎn)并計(jì)算結(jié)果的大小和相位（或測(cè)量?jī)蓚€(gè)點(diǎn)，并減去它們的分貝幅度和相位）。為了測(cè)量整個(gè)環(huán)路，將信號(hào)直接在激勵(lì)的上游通過(guò)信號(hào)直接在其下游進(jìn)行分頻。

該技術(shù)對(duì)于斷開(kāi)缺少驅(qū)動(dòng)高阻抗的低阻抗源的控制環(huán)路也很有用。加載。這種技術(shù)的例子包括一個(gè)晶體管放大器，其中一個(gè)級(jí)的基極加載前一級(jí)的集電極。

然而，所有這些技術(shù)都需要為所有環(huán)路元件開(kāi)發(fā)可靠的交流模型。幸運(yùn)的是，這項(xiàng)任務(wù)并不困難。

建模不連續(xù)設(shè)備

要開(kāi)發(fā)線性模型，請(qǐng)考慮行為沒(méi)有高頻載波的電路。例如，PWM形成恒定電壓和頻率輸出，其占空比與輸入電壓成比例。去除輸出信號(hào)的高頻分量會(huì)產(chǎn)生一個(gè)信號(hào)，其電壓與輸入電壓成正比。因此，PWM的簡(jiǎn)單線性模型是增益模塊。

如果PWM是采樣器件，則向模型添加純延遲（e -j * * delay/2p ）等于一個(gè)采樣周期。如果PWM不是采樣器件并且具有三角形生成的雙邊輸出，則添加足夠的延遲來(lái)表示電路數(shù)字部分的傳播延遲。

壓控振蕩器（ VCO）產(chǎn)生不斷增加的輸出相位，其斜率與輸入電壓成正比。因此，您將一個(gè)簡(jiǎn)單的VCO建模為具有增益的積分器。同樣，您可以添加一個(gè)周期的延遲或僅增加純傳播延遲，具體取決于VCO的設(shè)計(jì)。

分頻器將不斷上升的相位作為輸入，并在此處產(chǎn)生不斷上升的相位。輸出。輸出信號(hào)到輸入信號(hào)斜率的斜率等于器件的分頻比。因此，分頻器的簡(jiǎn)單線性模型只是一個(gè)恒定的衰減器。

相位檢測(cè)器比較兩個(gè)不斷上升的輸入相位信號(hào)的值并輸出相位差。對(duì)此的簡(jiǎn)單線性模型是減法器。您可以在執(zhí)行減法之前通過(guò)獲取每個(gè)輸入的模數(shù)2p來(lái)添加循環(huán)滑動(dòng)。例如，該技術(shù)可用于線性瞬態(tài)分析。請(qǐng)注意，此相位檢測(cè)器模型的精確增益取決于器件的輸出電壓以及器件是采用2,4或6p設(shè)計(jì)。

您可以通過(guò)乘以信號(hào)輕松建模延遲值為e - j * * delay 。在用于VCO的簡(jiǎn)單HDL-A（模擬硬件描述語(yǔ)言）模型中，感興趣的主要線路表明輸出電壓等于輸入電壓的積分乘以常數(shù)（清單1）。您可以使用指定設(shè)備有效范圍端點(diǎn)的輸入?yún)?shù)來(lái)計(jì)算常量。

要為此HDL-A模型添加延遲，您可以在此行中添加以下因子：

Dig_OUT.v％= twopi * slope * INTEG（a_in）* exp（0.0,1.0）* complex（omega，0.0）* complex（delay，0.0）），

其中“omega”是一個(gè)關(guān)鍵字，等于當(dāng)前的交流分析步驟，“延遲”是一個(gè)常數(shù) - 通常是用戶輸入的VCO中最慢的預(yù)期頻率的周期。

確保您選擇的模型是正確的，你可以檢查他們的步驟反應(yīng)，并希望最好的。但是，為了確保您正確計(jì)算了VCO的斜率并模擬了設(shè)計(jì)的其他參數(shù)，您應(yīng)該更仔細(xì)地分析應(yīng)用不連續(xù)開(kāi)環(huán)分析的設(shè)計(jì)。

這種技術(shù)適用于大約10個(gè)諧波相關(guān)正弦波源作為環(huán)路擾動(dòng)到一個(gè)否則達(dá)到穩(wěn)定狀態(tài)的環(huán)路。您可以將諧波置于環(huán)路的預(yù)期交叉頻率內(nèi)和周圍，這在環(huán)路增益等于1時(shí)發(fā)生。您可以將電壓設(shè)置得足夠低，以使所有模型都保持在正常工作范圍內(nèi)。要執(zhí)行分析，請(qǐng)?jiān)谘h(huán)周圍的感興趣點(diǎn)執(zhí)行離散傅立葉變換（DFT）。您可以指定DFT，使得您計(jì)算的每個(gè)分量都完全取決于擾動(dòng)信號(hào)的每個(gè)諧波。

您可以使用所有非線性和不連續(xù)模型運(yùn)行模擬，包括模擬HDL，Verilog和VHDL。在PLL電路中，您使用實(shí)際輸出數(shù)字信號(hào)的VCO模型。同樣，分頻器接收脈沖流并輸出較低頻率的脈沖流。與PLL一樣，在電荷泵進(jìn)入之前，信號(hào)不會(huì)重新進(jìn)入模擬域。

在環(huán)路達(dá)到穩(wěn)定后，必須至少對(duì)一個(gè)最低擾動(dòng)諧波周期運(yùn)行模擬。州。然后，您可以在仍然處于復(fù)雜狀態(tài)時(shí)對(duì)兩個(gè)感興趣的信號(hào)劃分DFT的結(jié)果，或者可以在從原始復(fù)數(shù)中計(jì)算它們之后減去分貝的幅度和相位。

結(jié)果相位和增益表示兩個(gè)選定點(diǎn)之間的相位和增益差。如果選擇擾動(dòng)源兩側(cè)的點(diǎn)，則結(jié)果是控制環(huán)周圍的總增益和相位。然后，您可以使用相位和增益圖來(lái)執(zhí)行傳統(tǒng)的相位和增益裕度分析，以確定環(huán)路穩(wěn)定性。

自頂向下PLL設(shè)計(jì)

此示例演示了典型設(shè)計(jì)過(guò)程的每個(gè)階段：構(gòu)建線性模型;執(zhí)行開(kāi)環(huán)和閉環(huán)交流分析，閉環(huán)線性瞬態(tài)分析，閉環(huán)非連續(xù)瞬態(tài)分析，閉環(huán)IC級(jí)瞬態(tài)分析和不連續(xù)開(kāi)環(huán)分析;

PLL為2p型，環(huán)路低通濾波器為滯后引線型，極點(diǎn)為65 Hz，零點(diǎn)為4 kHz（圖2）。 VCO的極限在4.5V時(shí)為16MHz，在0.5V時(shí)為6MHz;其中心頻率為11 MHz。分頻器是400的因子。您可以使用模擬HDL或CommLib部件對(duì)所有器件進(jìn)行建模，并使用Accusim進(jìn)行仿真。

在開(kāi)環(huán)交流分析中，您將替換輸入（激勵(lì)塊）在圖中）與地面短。您可以使用線性模型對(duì)所有組件進(jìn)行建模，并使用標(biāo)準(zhǔn)模擬庫(kù)零極點(diǎn)功能對(duì)過(guò)濾器進(jìn)行建模。由于這些都是沒(méi)有直流偏移的理想元件，因此您可以使用傳統(tǒng)技術(shù)打破環(huán)路并使用簡(jiǎn)單的單側(cè)交流電源驅(qū)動(dòng)它。

結(jié)果顯示環(huán)路周圍的總相移為低頻時(shí)為270°，相位檢測(cè)器為180°，VCO為90°（圖3）。然后，超前滯后濾波器中的極點(diǎn)使相位繼續(xù)向360°移動(dòng)90°。然后，由于超前滯后濾波器中的零點(diǎn)，相位自身反轉(zhuǎn)90°。增益曲線顯示，由于VCO中的積分器和濾波器極點(diǎn)與零點(diǎn)之間區(qū)域的40-dB-per-decade斜率，低頻時(shí)的每十倍頻程下降20 dB。

在增益超過(guò)0 dB的頻率處測(cè)量相位，確定相位裕度為24°。 0-dB點(diǎn)是環(huán)路周圍的總增益等于1.這一點(diǎn)值得關(guān)注，因?yàn)樵谶@一點(diǎn)之下，反饋不會(huì)導(dǎo)致不穩(wěn)定。如果總環(huán)路相移在總環(huán)路增益為1的點(diǎn)處為360°，則電路將是穩(wěn)定的振蕩器。這個(gè)循環(huán)頻率適用于時(shí)鐘發(fā)生器，但不適用于控制高爐的循環(huán)！

所以，如果你在考慮，“很好，所以我可以有負(fù)相位余量，只要當(dāng)環(huán)路增益為0 dB時(shí)，相位不是360°，“等等！這些數(shù)字并不適用于現(xiàn)實(shí)世界。請(qǐng)記住，當(dāng)環(huán)路中的任何組件通過(guò)削波或飽和開(kāi)始超出其工作范圍時(shí)，環(huán)路增益會(huì)下降。請(qǐng)放心，環(huán)路將盡最大努力達(dá)到所需的飽和度，以便在相位超過(guò)360°時(shí)將增益降低到0 dB。

閉環(huán)交流分析使用與開(kāi)路相同的模型-loop版本。唯一的區(qū)別是，在閉環(huán)分析中，交流電源為輸入供電，低值電阻關(guān)閉環(huán)路。正如您所預(yù)測(cè)的那樣，考慮到24°的相位裕度，閉環(huán)交流分析顯示閉環(huán)增益圖中的峰值（圖4）。這種峰值導(dǎo)致瞬態(tài)響應(yīng)在該頻率處顯示振鈴。

閉環(huán)瞬態(tài)分析再次使用與開(kāi)環(huán)版本相同的模型。每個(gè)HDL-A模型都有一個(gè)程序部分，用于交流和瞬態(tài)分析，就像清單1中的VCO模型一樣?，F(xiàn)在，您可以通過(guò)2.5到3.5V分段線性（PWL）步進(jìn)輸入來(lái)激勵(lì)輸入，關(guān)閉循環(huán)。因此，環(huán)路輸出以環(huán)路交叉頻率振鈴（圖5）。

使用線性模型，此模擬運(yùn)行時(shí)間不到2秒，為執(zhí)行“假設(shè)”測(cè)試提供平臺(tái)，蒙特卡羅分析和設(shè)計(jì)居中，因?yàn)槟梢栽诤侠淼臅r(shí)間內(nèi)評(píng)估許多配置和元件值的影響。

不連續(xù)的開(kāi)環(huán)分析

在不連續(xù)的開(kāi)環(huán)分析中，控制回路輸入（“控制”值）是一個(gè)固定頻率，等于VCO的中心頻率（圖6）。在這種情況下，重復(fù)的VCO產(chǎn)生該信號(hào)。您可以使用非線性模型，不連續(xù)模型或兩者模擬所有組件。 VCO，分頻器和相位檢測(cè)器都是模擬HDL內(nèi)置的數(shù)字模型，用于混合模式仿真。

一系列250和500 Hz以及1,2,4和8 kHz正弦波形擾亂了濾波器和VCO之間的斷開(kāi)環(huán)路。這些源的直流值為0V，因此對(duì)于直流分析，環(huán)路基本上是閉合的。這些源是純諧波，從250 Hz開(kāi)始，以8 kHz結(jié)束。源的幅度足夠小，以至于它不會(huì)在其工作范圍的極限附近驅(qū)動(dòng)任何環(huán)路分量。不連續(xù) - 開(kāi)環(huán)模擬的原始結(jié)果表明，環(huán)路有1毫秒的穩(wěn)定時(shí)間，然后被模擬4毫秒（圖7）。 250 Hz項(xiàng)指定4毫秒運(yùn)行時(shí)間，8-kHz項(xiàng)指定必須計(jì)算的傅里葉項(xiàng)的數(shù)量。

您可以在循環(huán)上使用現(xiàn)成的FFT算法輸入和輸出信號(hào)并減去分貝幅度和相位以獲得循環(huán)結(jié)果。但是這些算法計(jì)算了太多的術(shù)語(yǔ)，這些術(shù)語(yǔ)是線性間隔而不是指數(shù)間隔。這種過(guò)剩不僅需要更多的時(shí)間來(lái)計(jì)算，而且還使得得到的圖表幾乎不可讀。這些算法也難以處理模擬仿真器通常產(chǎn)生的不均勻間隔的輸入數(shù)據(jù)點(diǎn)。

因此，Mentor Graphics為此應(yīng)用開(kāi)發(fā)了一個(gè)自定義Ample代碼DFT算法，其概要如下：

F（jw）= integ（exp（-jvt）* f（t））dt

使用Euler身份：

F（jw）= integ（cos（vt） * f（t））dt-j * iteg

（sin（vt）* f（t））dt

設(shè)定A =積分（cos（vt）* f（t） ））dt

和B = -integ（sin（vt）* f（t））dt

然后| F（jw）| = sqrt（A ** 2 + B ** 2）

和階段= arctan（B/A）

基本DFT算法是輸入信號(hào)與兩個(gè)正交正弦波的比較。您可以通過(guò)積分正弦波和輸入信號(hào)的乘積來(lái)比較這些波。點(diǎn)擊此處下載整個(gè)代碼清單。它包括一個(gè)外環(huán)，每個(gè)DFT分量執(zhí)行一次，其精確頻率對(duì)應(yīng)于環(huán)路擾動(dòng)中的正弦波形。內(nèi)環(huán)對(duì)輸入波形進(jìn)行采樣，將它們乘以參考正弦曲線，并對(duì)結(jié)果進(jìn)行積分。然后組件變成復(fù)數(shù)，從中得出相位和幅度。

結(jié)果證實(shí)線性模型是正確的;它們?cè)?.6 kHz時(shí)獲得了相位裕度為24°的相同結(jié)果。當(dāng)您在同一圖表上繪制不連續(xù)開(kāi)環(huán)分析和線性交流分析時(shí)，兩個(gè)圖之間的一致性在感興趣的頻率范圍內(nèi)約為1 dB。

您可以考慮使用線性瞬態(tài)分析，使用行為模型進(jìn)行非線性瞬態(tài)分析，使用晶體管級(jí)模型進(jìn)行非線性瞬態(tài)分析。在所有這三種情況下，您都可以通過(guò)PWL步驟響應(yīng)來(lái)激勵(lì)輸入，從而關(guān)閉循環(huán)。唯一的區(qū)別是您為每個(gè)塊使用的模型。

第一種情況使用所有HDL-A和CommLib線性模型。第二種情況是使用CommLib和HDL-A非線性不連續(xù)模型的完全混合模式模擬。第三種情況是混合模式仿真，用實(shí)際的晶體管實(shí)現(xiàn)取代了一些行為部分。在這種情況下，晶體管級(jí)實(shí)現(xiàn)取代了電荷泵模型，您可以使用行為模型對(duì)電路的其余部分進(jìn)行建模。這種方法使您可以專注于設(shè)計(jì)的一個(gè)區(qū)域，而無(wú)需在細(xì)節(jié)層面模擬整個(gè)設(shè)計(jì)。

三個(gè)瞬態(tài)模擬的結(jié)果是合理的一致（圖8）。與往常一樣，當(dāng)您提高模擬中的細(xì)節(jié)水平時(shí)，您必須權(quán)衡模擬運(yùn)行時(shí)間：行為模擬需要2秒才能運(yùn)行，非線性行為模擬需要198秒，非線性IC級(jí)模擬需要628秒。