當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個并聯(lián)NMOS管都截止，兩個串聯(lián)的PMOS管都導通，輸出為高電平。
　　因此，這種電路具有或非的邏輯功能，其邏輯表達式為

　　顯然，n個輸入端的或非門必須有n個NMOS管并聯(lián)和n個PMOS管并聯(lián)。
　　比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯(lián)的，其輸出電壓隨管子個數(shù)的增加而增加；或非門則相反，工作管彼此并聯(lián)，對輸出電壓不致有明顯的影響。因而或非門用得較多。